仿测对比案例
• 如何进行电源噪声测试-cs • 仿真定位测试问题-bj • 仿真定位测试回沟问题-fz
HIGH SPEED
EMC
SI/PI
SMT
56G PAM4
DDR3/4
DFE/CTLE
25G/28G
DFM
PCB FAB
05 案例总结
• 我们听过无数的道理，却仍旧过不好这一生。 • 理论联系实际，仿真+测试 • 试错、积累、经验总结 • 与高速先生一起成长，开拓视野
高速先生DDRx系列文章
DDRx案例
• DDR3运行不到额定速率改善案例-sz
• DDR2运行不到额定速率改善案例-cd
DDRx问题归类
• 信号完整性问题 通常表现为系统工作不稳定，运行不到额定频率
，降频可以正常工作等； • 电源完整性问题
电源噪声过大，影响系统工作频率及稳定性 • 软件、硬件原理性问题
HIGH SPEED
EMC
SI/PI
SMT
56G PAM4
DDR3/4
DFE/CTLE
25G/28G
DFM
PCB FAB
高速PCB设计验证的那些事
理论课好枯燥有木有？
贵司的研讨 会我每年都 参加，能不 能多点案例 呢？
这个真可 以有！
目录
CONTENTS
01 串扰影响案例 02 拓扑不当案例 03 DDRx设计案例 04 测试与仿真验证案例 05 案例总结
测试分析
DUT通道S参数测量
• 通过probe直接点测DUT,通过夹具去嵌测试
常见去嵌方式
• 现常用去嵌方式如下图，2014 designCon出现 iTRL等新的去嵌方法。
一博测试板展示
• 一博已做出多款测试板用于TRL去嵌研究仿真测试对比及PCB走线研究等 • 18Ghz内，去嵌后插损在在0.01db以内，回损在-50db以下
HIGH SPEED
EMC
SI/PI
SMT
56G PAM4
DDR3/4
DFE/CTLE
25G/28G
DFM
PCB FAB
Thank You!
全球最大的高速PCB设计中心 | 国内首家SMT快件厂商
PCB设计
PCB制板
SMT加工
物料代购

HIGH SPEED
EMC
SI/PI
SMT
56G PAM4
DDR3/4
DFE/CTLE
25G/28G
DFM
PCB FAB
01 串扰影响案例
何为串扰？
• 串扰就是不同传输线之间的能量耦合。 • 变化的电磁场通过互容与互感转化为另一条线上的
系统无法启动、无法加载程序等
HIGH SPEED
EMC
SI/PI
SMT
56G PAM4
DDR3/4
DFE/CTLE
25G/28G
DFM
PCB FAB
04 测试与仿真验证案例
仿真结果可信么？
仿真结果 准确么？
测试结果可信么？
测试结果 可信么？
仿真与测试结合
仿真分析
理论和工 程实践
解决SI 问题
• DDR3一拖多拓扑改善案例-xa • 拓扑案例一BJ • 时钟共用案例-wh • 拓扑不当案例-sz
HIGH SPEED
EMC
SI/PI
SMT
56G PAM4
DDR3/4
DFE/CTLE
25G/28G
DFM
PCB FAB
03 DDRx设计案例
影响DDRx信号的因素
• 拓扑结构 • 端接匹配 • 线路阻抗 • 线长影响 • 串扰影响 • 电源影响 • 芯片驱动能力及片内端接（芯片因素）
串扰案例
• 某背板串扰问题解决-bj
• 不当包地带来的串扰问题-CD
HIGH SPEED
EMC
SI/PI
SMT
56G PAM4
DDR3/4
DFE/CTLE
25G/28G
DFM
PCB FAB
02 拓扑不当案例
什么是拓扑
• PCB中各种器件之间的连接形式称之为拓扑结构。 • 当信号频率上升到一定高度时，器件之间的传输已
能量。 • 串扰普遍存在。
自感？互感？有效电感？
容性耦合与感性耦合
Zo Zo
far
Zo
Zo
far
ICm
Lm
ILm
Zs
near
Zo
near
Zs Zo
计算方法
• 电容
I Cm
=
Cm
dV dt
• 电感
VLm
=
Lm
dI dt
• 传向近端的NEXT为容性耦合+感性耦合
• 传向远端的FEXT为容性耦合-感性耦合
不再透明，需要考虑传输线效应。 • 不同的拓扑结构对信号质量的影响不同，一些信号
完整性问题可以用合适的拓扑来解决。 • 同样不当的拓扑也会导致一些信号完整性的问多点
星型
远端簇
拓扑展示
菊花链
VTT
Fly-by
拓扑展示
树型（T拓扑）
一对二拓扑
如何确定该用哪种拓扑？
拓扑案例