本科结业论文（设计、创作）令狐采学题目：环形计数器和扭环形计数器设计学生姓名：学号：院（系）：电子信息工程学院专业：通信工程入学时间：年月导师姓名：职称/学位：导师所在单位：完成时间：年 5 月环形计数器和扭环形计数器设计摘要现代世界的快速成长，夜生活已成为年夜大都城市不成缺少的生活，在夜生活中，五彩斑斓，形状不竭变更的LED灯走入了年夜家的生活。
而各种形状的LED灯，随着技术的不竭成长，EDA设计获得不竭地成长和应用，LED灯所暗示的图案多种多样，LED灯中最简单的就数流水灯，而流水灯可以由环形计数器或扭环形计数器控制。
本文以环形计数器和扭环形计数器为设计对象，根据其相关规律，设计其运行电路，以及用verilog硬件描述语言实现。
内容主要涉及计数器的循环与自启动以及最后整个计数器的检测计划和仿真。
本设计可以实现计数器的一些简单的控制，并用modelsim 进行仿真。
关键词：环形计数器和扭环形计数器设计；Verilog；modelsim。
Twisted ring counter ring counter and designAbstractThe rapid development of the modern world, night life hasbecome indispensable in the life most of the city, in the nightlife, colorful, shape changing LED lights went into people's lives. And various shapes of LED lights, with the continuous development of technology, EDA design get continuously development and application of LED lamp represents pattern is varied, the most simple several water light LED lights, lights and running water can be controlled by the ring counter or twisting the ring counter. This article is based on the circular counter and twisting the ring counter as the design object. According to the counter relevant laws , the counter is to design the operation circuit .this design adopts hierarchical method and verilog hardware description language to realize. This article is mainly related to counter circulation and since the start and final of the test scheme and simulationThis design can realize some simple control counter, and modelsim simulationKeywords: ring counter and twisting the ring counter design ;Verilog; modelsim.目录1.引言12.设计任务和要求1 2.1设计任务2 2.2设计要求3 3．设计原理33.1环形计数器界说3 3.2环形计数器工作原理3 3.3扭环形计数器界说33.4扭环形计数器工作原理34.环形计数器的设计35.扭环形计数器设计66.环形计数器的自启动设计97.扭环形计数器的自启动设计：118.结束语11主要参考文献错误!未定义书签。
致谢161 引言随着社会的不断成长，越来越多的LED灯用于城市的装饰，让城市在夜晚也可以变得炫彩精明，熠熠生辉。
而LED灯的简单控制，使其产生各种绚丽的拼图，分而视之可以用一些简单的设计控制细小的模块而成。
其中最简单的可以用环形计数器和扭环形计数器的原理和电路来控制，产生一种流水灯的效果。
在此基础上，本文对环形计数器和扭环形计数器的的实现做了简单的设计，对两种计数器的原理，自启动，电路图进行简单的阐发和设计，并用Verilog硬件描述语言进行编写以及Altera公司的modelsim仿真工具进行仿真。
硬件描述语言的成长硬件描述语言HDL是一种用形式化办法描述数字电路和系统的语言。
利用这种语言，数字电路系统的设计可以从上层到下层（从笼统到具体）逐层描述自己的设计思想，用一系列分条理的模块来暗示极其庞杂的数字系统。
然后，利用电子设计自动化（EDA）工具，逐层进行仿真验证，再把其中需要变成实际电路的模块组合，经过自动综合工具转换到门级电路网表。
接下去，再用专用集成电路ASIC或现场可编程门阵列FPGA自动规划布线工具，把网表转换为要实现的具体电路布线结构。
目前，这种高条理（highleveldesign）的办法已被广泛采取。
据统计，目前在美国硅谷约有90%以上的ASIC和FPGA采取硬件描述语言进行设计。
硬件描述语言HDL的成长至今已有20多年的历史，并胜利地应用于设计的各个阶段：建模、仿真、验证和综合等。
到20世纪80年代，已呈现了上百种硬件描述语言，对设计自动化曾起到了极年夜的增进和推举措用。
可是，这些语言一般各自面向特定的设计领域和条理，并且众多的语言使用户无所适从。
因此，急需一种面向设计的多领域、多条理并获得普遍认同的标准硬件描述语言。
20世纪80年代后期，VHDL和VerilogHDL语言适应了这种趋势的要求，先后成为IEEE标准。
目前，硬件描述语言可谓是百花齐放，有VHDL,Verilog等等。
VHDL虽然是1995年以前唯一制定为标准的硬件描述语言，但它却比较麻烦，并且其综合库至今也没有标准化，不具有晶体管开关级的描述能力和模拟设计的描述能力。
目前的看法是，对年夜型的系统级数字电路设计，VHDL是较为合适的。
实质上，在底层的VHDL设计环境是由VerilogHDL描述的器件库支持的，因此，它们之间的互操纵性十分重要。
目前，Verilog和VHDL的两个国际组织OVI、VI正在规画这一工作，准备成立专门的工作组来协调VHDL和VerilogHDL语言的互操纵性。
OVI也支持不需要翻译，由VHDL到Verilog的自由表达。
V erilogHDL是在1983年，由GDA(Gate Way Design Automation)公司的Philmoorby首创的。
Philmoorby后来成为VerilogXL的主要设计者和Cadence公司的第一合伙人。
在1984～1985年，Philmoorby设计出来第一个名为VerilogXL的仿真器；1986年，他对VerilogHDL 的成长又作出了另一个巨年夜的贡献：提出了用于快速门级仿真的XL算法。
随着VerilogXL算法的胜利，V erilogHDL语言获得迅速成长。
1989年，Cadence公司收购了GDA公司，VerilogHDL语言成为Cadence公司的私有财富。
1990年，Cadence公司决定公开VerilogHDL语言，于是成立了OVI（Open Verilog Internation）组织，担任增进VerilogHDL语言的成长。
基于VerilogHDL的优越性，IEEE与1995年制订了VerilogHDL 的IEEE标准，及VerilogHDL13641995；宣布了VerilogHDL1364标准。
这个标准中，加入了VerilogHDLA标准，是Verilog有了模拟设计描述的能力。
随着电子财产不竭成长与推进，硬件描述语言也会不竭的成长以适合现实情况的要求，VerilogHDL可能成长成为更高品级的语言，或者被跟高级的语言所替代和兼容。
Modelsim仿真工具Modelsim是Model Technology(Mentor Graphics的子公司)的DHL硬件描述语言的仿真软件，该软件可以用来实现对设计的VHDL、Verilog或者是两种语言混合的法度进行仿真，同时也支持IEEE罕见的各种硬件描述语言标准。
无论从有毫的使用界面和调试环境来看，还是从仿真速度和仿真效果来看，Modelsim 都可以算得上是业界最优秀的DHL语言仿真软件。
他是唯一的单核内支持VHDL和Verilog 混合仿真的仿真器，是做FPJA/ASIC设计的RTL级和门级电路仿真的首选；他采取直接优化的编译技术，TCL/TK技术和单一内核仿真技术，具有仿真速度快，编译代码与仿真平台无关，便于IP核呵护和加快法度错位定位等优点。
Modelsim最年夜的特点是其强年夜的调试功能。
先进的数据流窗口，可以迅速追踪到产生错位或者不确定状态的原因。
性能阐发工具帮忙阐发性能瓶颈，加速仿真。
代码笼盖率检测确保测试的完备。
多种模式的波形比较功能。
先进的Signal Spy功能，可以便利地拜访VHDL、Verilog或两者混合设计中的底层信号。
支持加密IP。
目前罕见的Modelsim分为几个不合的版本：Modelsim SE、Modelsim PE、Modelsim LE 和Modelsim OEM。
其中Modelsim SE是主要版本。
2 设计任务和要求2.1设计任务设计一个环形计数器和扭环形计数器2.2设计要求熟悉数字电路，语言编辑以及相应的仿真软件仿真3 设计原理3.1环形计数器界说环形计数器是由移位寄存器加上一定的反响电路构成的，它是由一个移位寄存器和一个组合反响逻辑电路闭环构成，反响电路的输出接向移位寄存器的串行输入端，反响电路的输入端根据移位寄存器类型的不合，可接向移位寄存器的串行输入端或某些触发器的输出端。
3.2环形计数器工作原理四位环形计数器，它是把移位寄存器最低一位的串行输出作为高一级移位寄存器的串行输入。
环形计数器经常使用来实现脉冲顺序分派的功能（分派器）假设寄存器的初始状态为1000，那么在移位脉冲的作用下其状态变成0100到0010到0001最后又前往到1000的顺序转换，并且不竭循环往复的执行这一过程。
由上述可知，该计数器的计数长度为N=n。
3.3扭环形计数器界说扭环形计数器的界说同环形计数器的界说基本类似，只是在反响电路上略有不同。