USB接口电路OESPEEDVMQFSEOVPO D +RCV＜二VPVM1、USB1.1协议对IO 口直流特性的要求:2、Virtex-5 10 :1) LVTTL直流特性2）LVCMOSLVDCI 和LVDCI_DV2 直流特性:4、USB1T11 芯片:DC Electrical Characteristics 耐小注阿苗)Over fnflCTFTiiiTiflniiKil wnflfl d auppty vottaga and Gparw^ng frw air %rnpBrdtuni (urisw rtti-wvwB noted} *匸匚■ NOV so 3,6V___________________________________________________________________________________________________________________________ 1 Symbol PsirBTiMtr T*it Conn hie n<unnr*mp = -4(rC m -SIXMiin Typl^ul LEV5L*v L L6/J L B/el input Volta ja0-S-VT7Hl G 1 L G el li p ut '/□! Icy u2J0dT»ur LEJEL S L畑L3# Led Output wbr^ge g . 4 F A0.^V1= 2C II A0 1 HI Gd L6百1 OLtput 伽比日ga I QH■斗mA v丫工-Cl 1通过查找资料在FPGA中用LVCMOS类型的10 口进行USB接口电路的代替。

二、TSMC IO Library 中10 口的分析：TSMC I0库中有许多10 口类型，选择符合接口电路对10进行版图提取并分析仿真其性能是否符合要求。

主要是分析一下10 library中的PRB24SDGZ I0 口电路，PRB24SDGZ的结构图如下："Lii-State Output Pad with Schmitt Irij^ger Input aiid Limiied Rate High-\'olt "LoleramPRB24SDGZ采用schmitt输入和三态输出结构，并且具有耐高压性能。

根据其所提供的版图提取出其电路原理图：1输入电路：由上原理图左半部分可知，输入采用施密特输入结构，施密特输入结构可以提高噪声容限,PAD 输入经过施密特后接 3个非门结构，该结构的目的主要是讲 PAD 点的3.3v 电平转化成 芯片内部的供电电压 1.8v ，同时也起到提高驱动能力的作用。

为了能够耐高压，该 10 口电路采用了一种floati ng N-well上图中下半部分是输出驱动管，上半部分是 Floating N-well 结构，其工作原理是：当 PAD点输入电压超过 3.3+Vth 时，M191和M192管子会反向导通，而 M193管子截止，此时节 点F_Nwell就会跟随PAD 点的电压变化，与此同时， M194管子也会导通，是 A 节点的电压与PAD 点的一样，保证了输出驱动管子 M188的截止；但 PAD 电压小于3.3v ，N-well 又偏置在3.3v ，所以该结构具有耐高压的作用。

2输出电路：由于芯片内部的core voltage 是1.8v 输出的电平是3.3v ，故10电路采用了一种差动级联逻 辑（DCVSL ）设计的结构作为电平转换，其结构如下：r mlpoly ~F Nwell "EP (J 仙"「一竺副n”4ZEL 血sumL-9.2u p ■ milr^3= '52 J 7^prniosSv I =4B(8n 伽技崗1 I ..m;1 T7： : : |[M pchJ rrRAD ■l =33 国 u • • r j.n Rch ； ” w —26.t uI =40曲na ：i .■ 400n 1rwers ：l ni; T *ro ... .pmdsJvro:l=350,0n-?'”■3 工I=4£!0nifrigcrs:T 卜1…rr pch3"' :F出删訓|=43Cn prnoe^ t in 口导「目：1 rn ：rifts-127.53 m ：l ..., aumL=7.7liJ SumW=42G.0nnmoH37firiaensJ：1 '具体的工作原理是：两个输入为两个相反的输入电平，当IN=1时，OUT_n被拉低，使得M48管子导通，把Vout拉高，同时，M88和M49两个管子都是截止的，这样两个输入端就会达到0 V （低电平）和3.3 V （高电平）。

IN*1 ?r pc.h3'： fV；fin*E：K181 •w=10upw=10u---- ■H=■■ 'Ta&nv |i |p" i V3^*| il 靡-■IIfinders'll fintferati『"" "T ln=2 m=2 ¥■II i e ■r ill ■r s i ■= +00n l=40gd输出三态控制：输出三态控制OEN经过一个非门然后分别与I进行与非和或非，最后驱动输出管子达到三态输出的功能，原理图的最后一部分是ESD保护，采用反偏的二极管和栅接地的MOS管进行ESD保护。

上面是对IO电路各个模块的分析，下面给出其功能仿真：上图中的4个波形分别是：I、C、PAD、OEN。

由图中可以看出当OEN有效时（OEN=O），PAD点的波形随I的变化而变化，此时C的信号也与PAD 一样；而当OEN无效时（OEN=1），PAD点得波形不再随I的变化而变化，表现出高阻的状态。

Truth TableINPUT OUTPUT0E51PAD PAD c00-00f)1-1110/10-010/11-110/1z■X从仿真结果与PRB24SDGZ datasheet的真值表对比可知所提取的原理图的功能是正确的。

3 POC电路：POC是用来防止IO输出不定态（当VD33上电而VDD还未上电时，IO可能输出不定态, 这时POC为高电平，则可以使IO输出高阻）。

POC的工作原理是：当VDD未上电时，POC输出高电平信号，控制10 口电路，使其输出保持高阻状态避免不定态的出现。

其仿真结果如下：3和1*］刿F#胃冲红色---3.3 V 绿色---POC 橘红---1.8 V由仿真图可以看出在 1.8 V电压未供电时POC输出是高电平，当1.8 V供电时，POC输出是低电平。

PRB24SDGZ IO电路后仿结果：（图中曲线分别为Voen Vi Vpad Vc）OEN低电平有效时：TT工艺角：芯片核心输入 I至U PAD 的延时为 Tdelay_max = 7.3436ns ; Tdelay_min=7.2034ns 。

PAD 的上升时间：T_rise_min=4.615ns T_rise_max=4.8167ns 下降时间：T_fall_mi n=4.523ns T_fall_max=4.5845ns SS 工艺角：芯片核心输入I 至U PAD 的延时为 Tdelay_max = 8.2737ns ; Tdelay_min=8.091 ns 。

PAD 的上升时间：T_rise_min=5.1581 ns T_rise_max=5.4275ns 下降时间：T_fall_mi n=4.5317 ns T_fall_max=4.5603ns FF 工艺角：芯片核心输入I 至U PAD 的延时为 Tdelay_max = 6.4762ns ; Tdelay_min=6.4488ns 。

PAD 的上升时间：T_rise_min=4.2995ns T_rise_max=4.3308ns 下降时间：T_fall_mi n=4.5816 ns T_fall_max=4.6021 ns SF 工艺角：芯片核心输入 I 至U PAD 的延时为 Tdelay_max = 7.1599ns ; Tdelay_min=7.0748ns 。

PAD 的上升时间：T_rise_min=4.4384ns T_rise_max=4.7419ns下降时间：T_fall_mi n=4.8384ns T_fall_max=4.8806nsFS 工艺角：芯片核心输入I 至U PAD 的延时为Tdelay_max = 7.5038ns ; Tdelay_min=7.3721 ns 。

PAD的上升时间：T_rise_mi n=4.8061 nsT_rise_max=5.0495ns下降时间：T fall min=4.2686ns T fall max=4.2886ns三态输出（OEN为高电平）G-tiapn?由上图可以看出输出PAD不随输入I变化，表现为三态。

输入状态：正常3.3v输入：Vpad Vc Voen Vi输入PAD 到输出 C 的延时：Tdelay_max = 1.6142ns ; Tdelay_min=1.4832ns。

5v输入:由上图中Vpad Vc曲线可以看出在输入达到5v时10电路还是可以工作的。

不同负载下输出延时情况：（TT工艺角下）扫描电容值从 50pF 到150pF 延时在7.2034~9.608ns 。

三、对模拟乘法器进行分析：CMOS 模拟乘法器的工作原理有三种： （1）基于MOS 管在饱和区工作时的平方法则；（2）基于三极管在线性区工作时的电流电压法则；（3）采用Gillbert 单元实现的模拟乘法器。

主要对师兄论文中得基于MOS 管在饱和区工作时的平方法则进行仿真分析：out电流模式的乘法/除法器原理框图:out由式错误!未找到引用源。

可以看出，lx 、ly 为电路的输入电流，Iz 保持为常数时，电路可 以实现一个电流模式乘法器，当Iz 为输入电流，lx 、ly 任意一个为输入电流，而另外一个保持为常数时，可以得到一个电流模式除法器。

因此，该电路在拓扑结构和元件参数保持不变的情况下，通过对输入、输出信号的选择，可以实现模拟乘法器和除法器。

图1跨导线性环电路根据上述分析，要实现一个电流模式的乘法/除法器，必须设计一个电流模式的平方根电路和平方/除法电路。

根据图 4.10所示的跨导线性环电路，可以得到：VGSVGScwccw当场效应管工作在饱和区，且忽略所有的2阶效应时，场效应管的漏极电流可以表示为:lD2(VGS V TH)2将错误！未找到引用源。

代入错误！未找到引用源。