基于ADF4360-1的2.4G频率合成器设计
摘要：该文通过高性能、低功耗的8位ATmega8微处理器产生控制信号，利用美国ADI公司生产的锁相环芯片ADF4360-1，设计了一个稳定的2.4GHz本振信号源电路模块，可广泛应用于电视，仪器，通信等领域。

文中详细介绍了系统中核心芯片的性能、结构以及应用方法，设计出了完整的硬件电路并对电路的各个参数进行了评估，结果基本上符合要求。

关键词：ATmega8 ADF4360-1锁相环频率合成本振信号源
在现代无线电通信及相关领域中，为确保通信的稳定和可靠，对通信设备的频率准确度和稳定度提出了越来越高的要求。

与LC振荡电路“跑频”严重相比，晶体振荡电路具有可微调的稳定频率，但变化范围小，频率值不高。

频率合成技术是指将一个或少量的高稳定度、高准确度的标准频率作为参考频率，经过相应的信号处理过程，从而获得大量离散的具有同一稳定度和准确度的信号频率。

主要有三种合成方法：直接模拟合成、锁相环合成以及直接数字合成。

1 锁相式频率合成器的基本原理
锁相环路（PLL）具有较为突出的优点：频率在一定范围内可调；数字化接口；能实现快速准确的跳频通信；抗干扰能力强。

锁相环频率合成器通过锁相环完成频率的加减乘除运算，是一种建立在相位负反馈基础上的闭环控制系统，对相位噪声和杂散具有很好的抑制作
用。

原理图如图1所示，主要由鉴相器、环路滤波器和压控振荡器组成。

外部晶振提供的参考频率信号与压控振荡器的输出频率经程序N分频后在鉴相器内进行相位比较，产生误差控制电压，再经环路滤波器滤除误差信号中的噪声和高频分量，最后输出的直流脉冲电压控制压控振荡器产生所需的振荡频率。

通过锁相式频率合成实现的频率源应用广泛于通信、电视等电子设计领域，重点用于以下三方面：接收机本地振荡；发射机载波信号；信号发生器。

ADI公司生产的ADF4360-1内置可编程分频器，具有电荷泵电流编程功能，可应用于无线射频通信系统，是一款性价比很高的电荷泵锁存芯片。

2 ADF4360-1芯片介绍及工作原理
2.1 ADF4360-1芯片
ADF4360-1芯片是一款完全集成了压控制振荡器（VCO）的整数-N分频频率合成器，设计的中心频率为2250 MHz。

片内主要结构包括数字鉴相器、电荷泵、计数器、双模前置v/（P+1）分频器等等。

所有的片上寄存器的编程控制是通过一个简单的3线串行接口。

该器
件的电源供应器工作范围为3.0 V至3.6 V，并可以在不使用时关闭电源。

其特性如下：可编程双模预分频器8/9，16/17，32/33；1.8V逻辑兼容；可编程输出功率水平范围为-13dB～-6dB；可进行模拟和数字锁定检测，具有软件和硬件掉电模式。

2.2 ADF4360-1的工作原理
ADF4360-1芯片的外部输入信号为外部频率源信号和控制信号。

外部频率源信号输入后，经由14位可编程参考分频器R对其进行分频，进而得到的参考频率再被送至鉴相器中。

控制信号有三个，分别为：串行时钟输入信号CLK、串行数据输入信号DATA和使能信号LE。

当LE位为逻辑位“1”时，加载数据。

DATA在CLK的上升时从数据的最高有效位开始依次写入24位移位寄存器中，直到最低有效位写入完成。

LE在上升沿时一次性将存储在24位移位寄存器中的数据锁存入目标寄存器，同时进行下一个目标寄存器的初始化。

目标寄存器的选择由移位寄存器中的最后两位DB0和DB1来决定。

对寄存器的赋值顺序为R、C、N。

N和C寄存器的赋值间隔一般大于5ms。

ADF4360-1的主分频比N可通过双模预分频器（P／P+1）、可编程5位A计数器及13位B分频器算得，算法为N=B×P+A。

由得到的N 可进而算得输出频率为：
改变N可得不同的输出频率，上式（1）中，是输出频率；是外
部频率源信号频率，为频率分辨率，即步进。

通过设置A，B，R三个控制字寄存器的控制字来实现对锁相环的控制。

该芯片外围还需添加环路滤波器，根据输出频率大小选择合适的参数，即可输出较稳定的频率。

3 2.4GHz频率合成器设计
ADF4360-1芯片可实现的射频输出信号频率范围为：2050 MHz 至2450 MHz。

本设计需产生一个稳定的2.4GHz信号。

通过引脚将一个外部频率源信号接入ADF4360-1，这里选用10 MHz的温度补偿晶振，稳定度不大于0.9 ppm。

在压控振荡器输入VTUNE端口与内部电荷泵输出CP端口之间接入三阶无源低通滤波器，该环路滤波器的带宽为15kHz。

由ADI sim PLL仿真软件可以计算得到电阻值和电容值：C1=55.7pF，C2=757pF，C3=25.4pF，R1=11.8 kΩ，R2=24kΩ，进而完成对三阶无源低通滤波器的参数设置。

ADF4360-1芯片的外围电路可参见ADI公司发布的芯片手册中的Applications。

通常，ADF4360-1的鉴相频率设置为8mHz，但有时却很不稳定，不能够完全锁定，所以这里把鉴相频率降低到5mHz。

此外，ADF4360-1芯片内部数字寄存器是通过微控器进行控制的，本设计中采用高性能、低功耗的8位ATmega8微处理器产生控制信号，外接8mHz石英晶振提供时钟信号。

ADF4360-1的CLK、DATA、LE端口分别与微控器MEGA8S的PB5、PB3、PB2端口连接，还需分别接入上拉电阻。

4结语
经过实验验证，采用ADF4360-1芯片构成的锁相环频率合成电路可广泛用于各类高频电子系统，并且该电路产生的本振信号频率精度和稳定度较好，相位噪声不大，相位噪声为-81dbc@1kHz，基本达到了设计指标要求。

在本次设计中，因为ADF4360-1的输入是通过ATmega8串口写入的，所以可以通过软件编程的方法，修改串口写入的控制字进而实现不同频率的本振信号输出，具有信号性能好，电路结构设计简单等特点。

参考文献
[1] 黄玉兰.ADS射频电路设计基础与典型应用[M]．人民邮电出版社，511-571.
[2] 远坂俊昭．锁相环（PLL）电路设计与应用[M]．北京：科学出版社，2006.
[3] PLL Frequency Synthesizer ADF4360-1 Datasheet[DB].Analog Deices 2012.
[4] 邹玲，石小磊.基于ADF4360-1的本振源设计.现代电子技术，2009，21（308）：71.。