第5章
触发器5.1 RS触发器
自测练习
1．或非门构成的基本RS触发器的输入S=1、R=0，当输入S变为0时，触发器的输出将会（）。
（a）置位（b）复位（c）不变
2．与非门构成的基本RS触发器的输入S=1，R=1，当输入S变为0时，触发器输出将会（）。
（a）保持（b）复位（c）置位
3．或非门构成的基本RS触发器的输入S=1，R=1时，其输出状态为（）。
（a）Q=0，Q=1 （b）Q=1，Q=0
（c）Q=1，Q=1 （d）Q=0，Q=0 （e）状态不确定
4．与非门构成的基本RS触发器的输入S=0，R=0时，其输出状态为（）。
（a）Q=0，Q=1 （b）Q=1，Q=0
（c）Q=1，Q=1 （d）Q=0，Q=0 （e）状态不确定
5．基本RS触发器74LS279的输入信号是（）有效。
（a）低电平（b）高电平
6．触发器引入时钟脉冲的目的是（）。
（a）改变输出状态
（b）改变输出状态的时刻受时钟脉冲的控制。
7．与非门构成的基本RS触发器的约束条件是（）。
（a）S+R=0 （b）S+R=1
（c）SR=0 （d）SR=1
8．钟控RS触发器的约束条件是（）。
（a）S+R=0 （b）S+R=1
（c）SR=0 （d）SR=1
9．RS触发器74LS279中有两个触发器具有两个S输入端，它们的逻辑关系是（）。
（a）或（b）与（c）与非（d）异或
10．触发器的输出状态是指（）。
（a） Q （b）Q
答案：1．c 2．c 3．e
4．e 5．A 6．b
7．b 8．c 9．b
10．a
5.2 D触发器
自测练习
1．要使电平触发D触发器置1，必须使D=（）、CP=（）。
2．要使边沿触发D触发器直接置1，只要使S D＝（）、R D＝（）即可。
3．对于电平触发的D触发器或D锁存器，（）情况下Q输出总是等于D输入。
4．对于边沿触发的D触发器，下面（）是正确的。
（a）输出状态的改变发生在时钟脉冲的边沿
（b）要进入的状态取决于D输入
（c）输出跟随每一个时钟脉冲的输入
（d）（a）（b）和（c）
5．“空翻”是指（）。
（a）在脉冲信号CP=1时，输出的状态随输入信号的多次翻转
（b）输出的状态取决于输入信号
（c）输出的状态取决于时钟和控制输入信号
（d）总是使输出改变状态
6．对于74LS74，D输入端的数据在时钟脉冲的（）（上升，下降）边沿被传输到（）（,
Q Q）。
7．要用边沿触发的D触发器构成一个二分频电路，将频率为100Hz的脉冲信号转换为50Hz 的脉冲信号，其电路连接形式为（）。
答案：1．1，1 2．0，1 3．CP=1
4．
．a 6．上升,Q
7．
5.3 JK触发器
自测练习
1．主从JK 触发器是在（ ）采样，在（ ）输出。
2．JK 触发器在（ ）时可以直接置1，在（ ） 时可以直接清0。
3．JK 触发器处于翻转时输入信号的条件是（ ） （a ） J=0，K=0 （b ）J=0，K=1 （c ） J=1，K=0 （d ）J=1，K=1
4．J=K=1时，边沿JK 触发器的时钟输入频率为120Hz 。
Q 输出为（ ）。
（a ） 保持为高电平 （b ）保持为低电平 （c ） 频率为60Hz 波形 （d ）频率为240Hz 波形
5．JK 触发器在CP 作用下，要使Q n+1=Q n
，则输入信号必为（ ）。
（a ） J=K=0 （b ）J= Q n
，K=0
（c ） J= Q n ，K= Q n
（d ）J=0，K=1
6．下列触发器中，没有约束条件的是（ ）。
（a ） 基本RS 触发器 （b ）主从JK 触发器 （c ） 钟控RS 触发器 （d ）边沿D 触发器 7．JK 触发器的四种同步工作模式分别为（ ）。
8．某JK 触发器工作时，输出状态始终保持为1，则可能的原因有（ ）。
（a ）无时钟脉冲输入 （b ）异步置1端始终有效 （c ）J=K=0 （d ）J=1，K=0
9．集成JK 触发器74LS76内含（ ）个触发器，（ ）（有，没有）异步清0端和异步置1端。
时钟脉冲为（ ）（上升沿，下降沿）触发。
10．题10图中，已知时钟脉冲CP 和输入信号J 、K 的波形，则边沿JK 触发器的输出波形（ ）（正确，错误）。
答案：1．上升沿，下降沿 2．S d =0、R d =1，S d =1、R d =0 3．d 4．c 5．a 6．b ，d 7．保持，置1，置0，翻转 8．b,d
9．2，有，下降沿 10．正确
题10图 边沿JK 触发器的波形图 CP J K Q 1 0 0 1
1
1 0
5.4 不同类型触发器的相互转换
自测练习
1．为实现D 触发器转换成T 触发器，题1图所示的虚线框内应是（ ）。
（a ）与非门
（b ）异或门 （c ）同或门
（d ）或非门
2．JK 触发器构成T 触发器的逻辑电路为（ ）。
3．JK 触发器构成T ＇触发器的逻辑电路为（ ）。
答案：1．c
2．
．
习题解答
5-1 由与非门组成的基本RS 触发器和输入端S 、R 信号如习题
5．1图所示，画出输出端Q 、Q 的波形。
5-2 由或非门组成的触发器和输入端信号如习题5．2图所示，请写出触发器输出Q 的
习题 5．1图
R
S Q Q
A Q S
R
Q
Q 习题 5．2图
T
Q Q 题1图
1
解：先将B 、C 进行与运算得到BC 信号，再将BC 作为或非门的一个输入端对应于RS 触发器的功能表，即可得到输出Q 的波形
5-3 钟控的RS 触发器如习题5．3图所示，设触发器的初始状态为0，画出输出端Q 的波形。
解：钟控RS 触发器的输出Q 应该在CP=1时，根据输入端R 、S 的信号改变状态的。
5-4 边沿D 触发器如习题5．4图所示，确定相关于时钟的Q 输出，并分析其特殊功能。
设触发器的初始状态为0。
解：根据习题5.4图可得D 触发器的特征方程 Q D Q 1n ==+，因此在CP 上升沿到来时，Q 输出端的状态随Q 变化，故有如图波形，可见输出端Q 的波形为输入脉冲CP 的二分频信号。
5-5 已知边沿D 触发器输入端的波形如习题5．5图所示，假设为上升沿触发，画出输出端Q 的波形。
若为下降沿触发，输出端Q 的波形如何？设初始状态为0。
Q
1S C1 1R Q S CP R CP
S
R
Q 习题 5．3图
习题 5．4图
Q CP Q CP
D
（a ）
（b ）
习题 5．5图
解：上升沿触发时，Q 输出波形为（a ），下降沿触发时，Q 输出波形为（b ）。
5-6 已知D 触发器各输入端的波形如习题5．6图所示，试画出Q 和Q 端的波形。
解：先将D 1、D 2进行与运算得到D 1D 2信号，再将D 1D 2作为D 触发器的D 输入端，对应于D
触发器的功能表，即可得到输出Q 的波形
5-7 已知逻辑电路和输入信号如习题5．7图所示，画出各触发器输出端Q 1、Q 2的波形。
设触发器的初始状态均为0。
解：习题 5．7图中两个D 均为上升沿触发，输入信号D 始终为1，且两个D 触发器的R d
端为高电平有效。
由于初始状态均为0，故当
CP 1到来时，Q 1首先由0变成1，使得1Q 由1
变成0，当CP 2到来时，Q 2也由0变成1，而此时的Q 2=1又使得Q 1由1变成0并使D2触发器Q 2直接置0，故Q 2的输出始终被钳制为0。
其波形见习题 5．7图中。
5-8 已知JK 信号如习题5．8图中所示，分别画出主从JK 触发器和边沿（下降沿）JK 触发器的输出端Q 的波形。
设触发器的初始状态为0。
习题 5．7图
CP1 CP2 Q 1 Q 2 CP J K
CP
R d D 1 D 2
D 1D 2
Q
D 1D 2 CP
Q R d 1
习题 5．6图
解：主从JK 触发器的波形按只能动作一次的特点画出的。
5-9 边沿JK 触发器电路和输入端信号如习题5．9图所示，画出输出端Q 的波形。
5-10 集成JK 触发器的电路图如习题5．11图所示。
画出输出端Q B 的波形。
设两触发器的初始状态均为0。
S
J 1
J 2 J 3
CP K 1
K 2
K 3
R CP CP
S
R
J 1
J 2
J 3
K 1
K 2
K 3
1J 1K Q 习题 5．9图
习题5．11图
解：根据波形图可知，Q A输出的波形为CP的二分频信号，Q B输出的波形为CP的四分频信号
5.11 试用D触发器和适当的门电路构成JK触发器和T触发器。
解：见正文。
（注：可编辑下载，若有不当之处，请指正，谢谢!）。