D D CD
1 2
D2
D3
Y函数中最小项的最高位为A, YI函数中最小项的 最高位为B，两者要对应。
6-1在主从RS触发器的电路中,若CP、S和R的电压 波形如图所示，试画出Q和Q端的电压波形。设Q 的初始状态为0。
CP
S
R Q
Q
例1：画出主从 JK 触发器输出端波形图。
Q
Q
RD K
C
2014-12-18
3.
23
4—12
功能：奇偶校验器
奇偶校验器用于检测输入高 电平（逻辑1）的个数，分 为奇校验和偶校验。奇校验 电路，当输入有奇数个1时， 输出为1；偶校验电路当输 入有偶数个1时，输出为1。 在这里是一个奇校检器。
A 0 0 0 0 1 1 1 1
B 0 0 1 1 0 0 1 1
2-7（P34）
F1 AB F2 BC F AB BC D Y AB BC D E
2-9（P35）
L =低逻辑电平 H =高逻辑电平 X =高或低的逻辑电平 Z=高阻抗 逻辑功能：三态八缓冲器/线驱动器/线接收器
3-6
3-6
3-8
F1 ( A, B, C ) A BC A( BC BC BC BC ) BC ( A A) ABC ABC ABC ABC ABC m(0,1, 2,3, 6)
F ABCD ABCD ABCD ABCD ABCD ABCD ABCD ABCD
4-21
A 0 0 0 0 B 0 0 0 0
Y D (A A ) D (A A ) D (A A ) D (A A )
0 1 0 1 1 0 2 1 0 3 1 0
数字电子技术基础习题讲解
1-18
1-25
2-2
2-6
1、三态输出门又称三态电路。它与一般门电路不同，它的 输出端除了出现高电平、低电平外，还可以出现第三个状 态，即高阻态，亦称禁止态，但并不是3个逻辑值电路。 在一些复杂的数字系统（如微型计算机）中，为了减少各 个单元电路之间连线的数目，希望在同一条导线上分时传 递若干个门电路的输出信号，这是就要利用三态门了。 三态与非门的最重要的用途就是可向一条导线上轮流传送 几组不同的数据和控制信号，这种方式在计算机中被广泛 采用。但需要指出，为了保证接在同一条总线上的许多三 态门能正常工作，一个必要条件是，任何时间里最多只有 一个门处于工作状态，否则就有可能发生几个门同时处于 工作状态，而使输出状态不正常的现象。
CP触发沿
状态表 状态图 概括逻辑功能 时序图
34
时序电路的手工设计方法
时序电路的ห้องสมุดไป่ตู้工设计步骤
1.由给定的逻辑功能求出原始状态图或状态转换表； （1）确定输入变量、输出变量及该电路应该包含的 状态； （2）画出原始状态图； 2.状态化简； 将等价的状态进行合并。
在相同的输入下，有相同的输出且向 同一个状态转换
37
Si X/Z 1/0 0/0 S0 0/0 S1 1/0 0/0 0/0 1/1 S3 1/1 S2
简化
0/0
1/0 S0 S1 0/0 1/0 0/0 S2 1/1
S2 和S3都有： S2与S3等 价 3.状态编码，画出编码形式的状态图及状态表； X=1时，Z=1, 次态为S3 状态编码：给简化的状态图中的每个状态制定一 个二进制代码。
C 0 0 1 1
D 0 1 0 1
Y 0 1 1 0
D0 D1
D D CD
0 3
0
0 0 0 1 1 1 1 1 1 1 1
1
1 1 1 0 0 0 0 1 1 1 1
0
0 1 1 0 0 1 1 0 0 1 1
0
1 0 1 0 1 0 1 0 1 0 1
1
0 0 1 1 0 0 1 0 1 1 0
SD J
J
0 0 1
K
0 1 0
Q n+1
Qn 0 1
CP
J
K Q
1
1
Qn
注意：这里J、K在CP=1期间没有变化。
第七章
• 时序电路的分析方法和设计方法 • 分析： 7-2，7-16 • 设计：（设计符合要求的逻辑电路） 7-5，7-7
分析过程示意图如下
给定电路 写时钟方程 输出方程 计算 驱动方程 特性方程 状态方程
C 0 1 0 1 0 1 0 1
F 0 1 1 0 1 0 0 1
4-17
4-21
A 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 B 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 F 0 1 1 0 1 0 0 1 1 0 0 1 0 1 1 0
4-2
4-2
4-2
4-2
4-5
两块8选1 数据选择 器
最小项的之和的标准形式
Y1
m(2, 5, 6, 7, 9,10,11,14,15)
C B D C
B A
*用数据选择器设计逻辑电路小结
1. 2. 若要产生单输出逻辑函数时, 可先 考虑数据选择器。 用n位地址输入的数据选择器，可以 产生任何一种输入变量数不大于n+1的 组合逻辑函数。 设计时可以采用函数式比较法。控制 端作为输入端，数据输入端可以综合为 一个输入端(实现n+1个变量的函数）。
F3 ( A, B, C , D) AB ABD ( B CD ) ( A B )( A B D )( B CD ) ( AD BD )( B CD ) ABD (C C ) m(12,15)
3-9
第四章
• 组合逻辑电路的分析方法和设计方法 • 分析：(根据逻辑电路图，写出逻辑函数，分析逻辑功能) 4-12，4-14 • 设计：（设计符合要求的逻辑电路） 4-5，4-21 • 常用中规模集成组合电路器件的应用。 • 译码器：3-8译码器 • 数据选择器：
2-6
2、实际使用中,有时需要两个或两个以上与非门的输出端连接在同一条 导线上，将这些与非门上的数据（状态电平）用同一条导线输送出去。 因此，需要一种新的与非门电路--OC门来实现“线与逻辑”。 OC门主要用于3个方面： • 1、实现与或非逻辑，用做电平转换，用做驱动器。由于OC门电路的 输出管的集电极悬空，使用时需外接一个上拉电阻Rp到电源VCC。 OC门使用上拉电阻以输出高电平，此外为了加大输出引脚的驱动能 力，上拉电阻阻值的选择原则，从降低功耗及芯片的灌电流能力考虑 应当足够大；从确保足够的驱动电流考虑应当足够小。 • 2、线与逻辑，即两个输出端（包括两个以上）直接互连就可以实现 “AND”的逻辑功能。在总线传输等实际应用中需要多个门的输出端 并联连接使用，而一般TTL门输出端并不能直接并接使用，否则这些 门的输出管之间由于低阻抗形成很大的短路电流（灌电流），而烧坏 器件。在硬件上，可用OC门或三态门（ST门）来实现。 用OC门实 现线与，应同时在输出端口应加一个上拉电阻。 • 3、三态门（ST门）主要用在应用于多个门输出共享数据总线，为避 免多个门输出同时占用数据总线，这些门的使能信号（EN）中只允 许有一个为有效电平（如高电平），由于三态门的输出是推拉式的低 阻输出，且不需接上拉（负载）电阻，所以开关速度比OC门快，常 用三态门作为输出缓冲器。
38
X=0时，Z=0, 次态为S0
4.确定触发器的类型和个数，求各触发器的驱 动方程和电路的输出方程；
2 M2
n 1
n
n: 触发器的个数
M:电路所包含的状态个数
5. 画逻辑电路图；
6. 检查自启动能力。
39