UF
2. 输入全为高电平（3.4V）时 电位箝 在2.1V
1.4V
+5V
R4
T4
b14.1V
c1
T1 3.4V
T2
R5
T5
(3.4V)
R3 0.7V
F
2. 输入全为高电平（3.4V）时 电位箝 在2.1V
1.4V
发射结 全反偏
A ―1‖ B C
R1
R2 1V T3
典型参数：
二、输入负载特性 (UI RI )
R1 3k b1 A B C T1 R2 750 T3 R4 100
+5V
c1
T2
3K
T4
R5 T5
F
UI
V
RI
R3
360
当RI较小时：设：T2、T5 截止 RI UI= (5-UBE1) RI+R1 4.3RI = 3+RI
R1 3k b1 R2
B
二极管与门
口诀：
任0则0 全1则1 F
二、二极管或门
D1
A
F
D2
uA 0V 0V 3V 3V
uB 0V 3V 0V 3V
uF - 0.3V 2.7V 2.7V 2.7V
B
3V 0V R
-12V
2.7V -0.3V
( uD=0.3V )
A
D1
真 值 F 输 A 0 0 1 入 B 0 1 0
表 输出 F 0 1 1
第三章
§3.1 概述
门电路
§3.2 分立元件门电路
§3.3 TTL与非门 §3.4 其它类型的TTL门电路
§3.5 MOS门电路
§3.1 概述
开门状态： 满足一定条件时，电路允 许信号通过 开关接通 。 关门状态： 条件不满足时，信号通不 过 开关断开 。
门：
电子开关
开关接通
正向导通：
二极管 反向截止： 开关 作用 三极管 （C,E) 饱和区： B E C 开关接通 C 开关断开
低电位：0
I:负逻辑 I:正逻辑 混合逻辑 （input) O:正逻辑 O:负逻辑 (output) 一般采用正逻辑
+12V
―1‖
3V
A
―1‖
3.9K
F
D1
D2
R
3.3V
0.3V
0V
B
―0‖
―0‖
真 值
输 uA 0V 0V 3V 3V uB 0V 3V 0V 3V uF 0.3V 0.3V 0.3V 3.3V A 0 0 1 入 B 0 1 0
+12V +2.5V
R
3.9K
1K
1.5K P
D
D2
B
A•B 18K
=30
F
AB
二极管与门
-12V
三极管非门
与非门：
A
&
逻辑符号： 逻辑式：
B
F
F=AB
任0则1
口诀：
全1则0
或 非 门：
+12V +3V 1K D F =30 A + B
A
B
D1
D2
1.5K P
A+B 18K -12V

IB
-12V
1.5K

18K
= 0.96mA IB > IBs ,T饱和的假设成立。
得:UF = 0.3V
+12V +2.5V 1K A D =30 -12V F 真 值 输入 A 表 输出 F
1.5K P
18K
0
1
1
0
3.2V
―1‖
3.2V ―1‖
0.3V
0.3V
―0‖
―0‖
功能：
值
表 混合逻 辑
I:- O:+
正逻 辑 负逻 辑 混合逻 辑
(A B F)
L L H H
L L H L L L H H
0 0 1 1
0 1 0 1
0 0 0 1
1 1 0 0
1 0 1 0
1 1 1 0
0 0 1 1
0 1 0 1
1 1 1 0
1 1 0 0
1 0 1 0
0 0 0 1
电平状态表
逻
2.1V3k
R1 b1 T1 c1
1.45K

+5 V
R2 T2
饱和
F T5
RI
1.4V
1.4V
0.7V
+5V
R4
b1
c1
截止
T4
T1 全导通 (T2、 T5饱和)
T2
R5
T5
(3.4V)
F
R3 0.7V
T1:倒置状态C、E作用颠倒
电位箝 在2.1V 发射结 全反偏 ―1‖
A B C
T2：截止
R1
+5V
3k b1
R2
饱和
T2
T1
c1
F
T5 R3
(3.4V) 逻辑关系：全1则0
UF=0.3V
TTL与非门
c1
b1
c1
B
C
T1 —多发射极晶体管： 实现“与”运算。
b1=A• B • C
R1 b1 A B C
+5V
R2
T3 R5 R4 复合管形式
T1
c1
T2
T4
F
T5
R3
―与”
―非”
输出级
与非门
R1 b1 A B C
+5V
R2 T2
T3 R5 R4
复合管形式 T4
T1
c1
F
T5
3.4V 0.3V ―与”
真 值
输入 A 0 1
表
输出 F 1 0
当A为高时,输出F为低； A为低时，F为高。 F是A的非函数。
逻辑式：F=
A
―–‖:逻辑非运算 逻辑求反运算
逻辑符号： 求反运算 A 1 波形图（时序图）
F
A
三极管非门 F
四、DTL电路
(Diode —Transistor Logic) 与 非 门：
+12V D1 A
几百个：中规模集成电路 （Medium Scale Integration :MSI ) 几千个：大规模集成电路
（ Large Scale Integration :LSI )
一万个以上：超大规模集成电路
（ Very Large Scale Integration :VLSI )
3.3.1 TTL与非门电路结构和工作原理
(A B F)
辑
真
I:+ O:-
值
表
A B F
正逻 辑 负逻 辑 混合逻 辑
(A B F)
混合逻 辑
I:- O:+
L L L L H L H L L H H H
0 0 1 1
0 1 0 1
0 0 0 1
1 1 0 0
1 0 1 0
1 1 1 0
0 0 1 1
0 1 0 1
1 1 1 0
1 1 0 0
截止区：开关断开 B
E
§3.2 分立元件门电路
一、二极管与门
+12V
D1
uA 3.9K
F
uB 0V 3V 0V 3V
uF 0.3V 0.3V 0.3V 3.3V
R
0V 0V 3V 3V
3V 0V
A D2 B
逻辑变量
逻辑函数
( uD=0.3V )
正逻辑极性指定 负逻辑极性指定
高电位：1 规定 高电位：0 低电位：1
一、结构
R1 A B C 3k
+5V
R2 750 R4 100
T3
T1
T2
T4
3K R5 T5 R3 360
F
3.4V
0.3V
R1
+5V
R2 T3 R5 T5
R4
T2 T4
A B C
T1
F
R3
输入级
中间级
输出级
T1 与R1组成输入级：
+5V
R1 b1 A B C A R1
等效电路
+5V
T1
箝位二极管 设:IB=0 -12/18 +0.3/1.5 1/18 +1/1.5
1K
A 0.3V 1.5K P T =30
D Up = F
=-1.8V
-12V
D导通,起箝位作用: UD=0.7V UF=2.5V +0.7V=3.2V

18K
IB
3.2V Up<0.5V T截止
设:T饱和导通. T的UCES = 0.3V, +12V+2.5V UBE = 0.7V。 即UF = 0.3V, D截止。 D 1K 检验T饱和条件: 1.5K P F ICS A T =30 IB IBs = 3.2V 18K 临界饱和 基极电流 -12V
R3
TTL 与非门
―非”
输出级
二、 工作原理
1、任一输入为低电平（0.3V）时
R1 1V
+5V
R2 T2 T3
b1
A B C ―0‖
0.3V
R4
T4
T1 c 1
R5
T5
F
截止
R3
T2 ，T5 ： 截止
R1
+5V
R2 R4
3k 1V b1