首先将寄存器最高位置成1，使输出数字为100…0。这个数
基 本 原 理
码被D/A转换器转换成相应的模拟电压uo，送到比较器中与ui 进行比较。若ui＞uo，说明数字过大了，故将最高位的1清除； 若ui＜uo，说明数字还不够大，应将这一位保留。然后，再 按同样的方式将次高位置成1，并且经过比较以后确定这个1
输出二进制数 d2 d1 d0 00 0 00 1 01 0 01 1 10 0 10 1 11 0 11 1
11
6.2.2 逐次比较型A/D转换器
原
理 框 顺序脉冲 图 发生器
输出数字量
输入模拟电压
逐次比较 寄存器
ui
D/A
转换器
uo
电压 比较器
转换开始前先将所有寄存器清零。开始转换以后，时钟脉冲
第6章 数模和模数转换
学习要点： • 数模和模数转换的基本原理
1
第6章 数模和模数转换
6.1 D/A转换电路 6.2 A/D转换电路
退出
2
概述
能将模拟量转换为数字量的电路称为模数转换器，简称 A/D转换器或ADC；能将数字量转换为模拟量的电路称为 数模转换器，简称D/A转换器或DAC。ADC和DAC是沟通 模拟电路和数字电路的桥梁，也可称之为两者之间的接口。
Q5
C1
FF5 1D
Q4
Q4 C1
FF4 Q3 1D
C1
FF3 1D
Q2
Q2 C1
FF2 1D
Q1
C1 FF1
编码器
& & & &
3VREF/14 ≤ui ＜ 5VREF/14 时，比较器C1、C2输出 d2 为1，CP到来后，触发
器FF1、FF2置1。经编码 器编码后输出的二进制
代码为d2d1d0＝010。
d0 输入 d1
…
dn－1
uo 或 io
D/A
输出
uo Ku (dn1 2n1 dn2 2n2 d1 21 d0 20 4)
本节小结：
D/A转换器的功能是将输入的二进制数字信 号转换成相对应的模拟信号输出。D/A转换器根 据工作原理基本上可分为二进制权电阻网络D/A 转换器和T型电阻网络D/A转换器两大类。由于T 型电阻网络D/A转换器只要求两种阻值的电阻， 因此最适合于集成工艺，集成D/A转换器普遍采 用这种电路结构。
数
DAC
多 路
功率放大
执行机构
开
…
…
加热炉
…
字 控
关
功率放大
执行机构
加热炉
制
计 算 机
ADC
多
信号放大 温度传感器
路
…
…
开 关
信号放大
温度传感器
3
6.1.1 D/A转换原理
基 将输入的每一位二进制代码按其权的大小转 本 换成相应的模拟量，然后将代表各位的模拟 原 量相加，所得的总模拟量就与数字量成正比， 理 这样便实现了从数字量到模拟量的转换。
C1 FF1
编码器 并联比较型 A/D 转换器
d2
0≤ui ＜ VREF/14 时 ， 7 个 比 较器输出全为0，CP到来
后，7个触发器都置0。
&
经编码器编码后输出的
二 进 制 代 码 为 d2d1d0 ＝ 000。
d1 VREF/14≤ui ＜ 3VREF/14 时 ，
&
&
7个比较器中只有C1输出
如果输入的是n位二进制数，则D/A转换器 的输出电压为：
uo
VREF 2n
(d n1 2n1 d n2 2n2
d1 21
d0
20)
5
6.3 A/D转换器
6.2.1 并行电压比较型A/D转换器 6.2.2 逐次比较型A/D转换器
退出
6
6.2.1 并行电压比较型A/D转换器
1．A/D 转换器的基本原理
5VREF/14≤ui ＜ 7VREF/14
&
d1
时 ， 比 较 器 C1 、 C2 、 C3输出为1，CP到来后，
触发器FF1、 FF2、 FF3
置1。经编码器编码后
输出的二进制代码为
d2d1d0=011。 d0 依此类推，可以列出ui & 为不同等级时寄存器的
状态及相应的输出二进
制数。
10
输入模拟电压
为1，CP到来后，只有触
&
发 器 FF1 置 1 ， 其 余 触 发
器仍为0。经编码器编码
后输出的二进制代码为
& d0 d2d1d0=001。
&
9
R/2
VREF 比较器
－+C7
R
－+C6
R
－+C5
R
ui
－+C4
R －+C3
R －+C2
R －+C1
R/2 CP
寄存器
1D
Q7 C1
FF7
1D
C1
Q6
FF6 1D
是否应该保留。这样逐位比较下去，一直到最低位为止。比
CPS
ui(t)
S
C
dn-1
us(t)
ADC 的数字 …
数字量输出
化编码电路
d1
(n 位)
d0
ADC 输入模拟电压 采样-保持电路 采样展宽信号
模拟电子开关S在采样脉冲CPS的控制下重复接通、断开的 过程。S接通时，ui(t)对C充电，为采样过程；S断开时，C 上的电压保持不变，为保持过程。在保持过程中，采样的 模拟电压经数字化编码电路转换成一组n位的ax
8
R/2
VREF 比较器
－+C7
R
－+C6
R
－+C5
R
ui
－+C4
R －+C3
R －+C2
R －+C1
R/2 CP
寄存器
1D
Q7 C1
FF7
1D
C1
Q6
FF6 1D
Q5
C1
FF5 1D
Q4
Q4 C1
FF4 Q3 1D
C1
FF3 1D
Q2
Q2 C1
FF2 1D
Q1
ui
(0
~
1 14
)VREF
(
1 14
~
3 14
)VREF
(
3 14
~
5 14
)VREF
(
5 14
~
7 14
)VREF
(
7 14
~
9 14
)VREF
(
9 14
~
11 14
)VREF
(
11 14
~
13 14
)VREF
(
13 14
~ 1)VREF
寄存器状态 Q7 Q6 Q5 Q4 Q2 Q2 Q1 0 0 00 0 0 0 0000 001 0000 011 0000 111 000111 1 0011 111 0111 111 1111 111
2．采样-保持电路
－
ui
A1 +
S
uC
－ +A2
开关驱
CH
动电路
采样脉冲（fS） (a) 电路图
uo, ui
uo
ui uo
0 t0 t1 t2 t3 t4 t5 t6 t7 t8 t9 t10 t11 t (b) 波形图
t0时刻S闭合，CH被迅速充电，电路处于采样阶段。由于两个放 大器的增益都为1，因此这一阶段uo跟随ui变化，即uo＝ui。t1时 刻采样阶段结束，S断开，电路处于保持阶段。若A2的输入阻抗 为无穷大，S为理想开关，则CH没有放电回路，两端保持充电时 的最终电压值不变，从而保证电路输出端的电压uo维持不变。