CH01微型计算机概述习题与思考题1．微型计算机由哪些部件组成？各部件的主要功能是什么？解答：算术逻辑部件(ALU）微处理器累加器、寄存器（CPU）控制器系统总线：AB、CB、DB（功能：为CPU和其他部件之间提供数据、地址微型计算机和控制信息的传输通道）微机系统输入/输出（I/O）接口：串/并行接口等（功能：使外部设备和微型机相连）存储器：只读存储器（ROM）、随机存储器（RAM）（功能：用来存储信息）操作系统（OS）系统软件系统实用程序：汇编、编译、编辑、调试程序等外围设备：打印机、键盘、CRT、磁盘控制器等（注：CPU的功能－－①可以进行算术和逻辑运算；②可保存少量数据；③能对指令进行译码并执行规定的动作；④能和存储器、外设交换数据；⑤提供整修系统所需要的定时和控制；⑥可以响应其他部件发来的中断请示。
）2．8086/8088 CPU 由哪两部分组成？它们的主要功能各是什么？是如何协调工作的？解答：总线接口部件(BIU）：负责与存储器、I/O端口传送数据微处理器（CPU）执行部件（EU）：负责指令的执行协调工作过程：总线接口部件和执行部件并不是同步工作的，它们按以下流水线技术原则来协调管理：①每当8086 的指令队列中有两个空字节，或者8088 的指令队列中有一个空字节时，总线接口部件就会自动把指令取到指令队列中。
②每当执行部件准备执行一条指令时，它会从总线接口部件的指令队列前部取出指令的代码，然后用几个时钟周期去执行指令。
在执行指令的过程中，如果必须访问存储器或者输入/输出设备，那么，执行部件就会请求总线接口部件进入总线周期，完成访问内存或者输入/输出端口的操作；如果此时总线接口部件正好处于空闲状态，那么，会立即响应执行部件的总线请求。
但有时会遇到这样的情况，执行部件请求总线接口部件访问总线时，总线接口部件正在将某个指令字节取到指令队列中，此时总线接口部件将首先完成这个取指令的操作，然后再去响应执行部件发出的访问总线的请求。
③当指令队列已满，而且执行部件又没有总线访问请求时，总线接口部件便进入空闲状态。
④在执行转移指令、调用指令和返回指令时，由于程序执行的顺序发生了改变，不再是顺序执行下面一条指令，这时，指令队列中已经按顺序装入的字节就没用了。
遇到这种情况，指令队列中的原有内容将被自动消除，总线接口部件会按转移位置往指令队列装入另一个程序段中的指令。
3．8086/8088 CPU 中有哪些寄存器？各有什么用途？标志寄存器F 有哪些标志位？各在什么情况下置位？解答：PF、CF。
标志寄存器F 的各标志位置位情况：· CF：进位标志位。
做加法时出现进位或做减法时出现借位，该标志位置1；否则清0。
·PF：奇偶标志位。
当结果的低8 位中l 的个数为偶数时，该标志位置1；否则清0。
·AF：半进位标志位。
在加法时，当位 3 需向位4 进位，或在减法时位3 需向位 4 借位时，该标志位就置1；否则清0。
该标志位通常用于对BCD 算术运算结果的调整。
·ZF：零标志位。
运算结果各位都为0 时，该标志位置1，否则清0。
·SF：符号标志位。
当运算结果的最高位为 1 时，该标志位置1，否则清0。
·TF：陷阱标志位(单步标志位)。
当该位置 1 时，将使8086/8088 进入单步指令工作方式。
在每条指令开始执行以前，CPU 总是先测试TF 位是否为1，如果为1，则在本指令执行后将产生陷阱中断，从而执行陷阱中断处理程序。
该程序的首地址由内存的00004H~00007H 4 个单元提供。
该标志通常用于程序的调试。
例如，在系统调试软件DEBUG 中的T 命令，就是利用它来进行程序的单步跟踪的。
·IF：中断允许标志位。
如果该位置1，则处理器可以响应可屏蔽中断，否则就不能响应可屏蔽中断。
·DF：方向标志位。
当该位置 1 时，串操作指令为自动减量指令，即从高地址到低地址处理字符串；否则串操作指令为自动增量指令。
·OF：溢出标志位。
在算术运算中，带符号的数的运算结果超出了8 位或16 位带符号数所能表达的范围时，即字节运算大于十127 或小于－128 时，字运算大于十32767 或小于－32768 时，该标志位置位。
4．8086/8088 系统中存储器的逻辑地址和物理地址之间有什么关系？表示的范围各为多少？解答：逻辑地址：段地址：偏移地址物理地址：也称为绝对地址，由段基址和偏移量两部分构成。
物理地址与系统中的存储空间是一一对应的。
逻辑地址与物理地址两者之间的关系为：物理地址＝段地址×16+偏移地址每个逻辑段的地址范围：0000：0000H～FFFFH；0001：0000H～FFFFH；…；FFFF：0000H～FFFFH；共有232 个地址，但其中有许多地址是重叠的（体现出逻辑地址的优势，可根据需要方便地写出逻辑地址，又不影响其准确的物理地址，逻辑地址与物理地址的关系为多对一的关系）。
物理地址的地址范围：00000H～FFFFFH。
5．已知当前数据段位于存储器的A1000H 到B0FFFH 范围内，问DS=？解答：A1000H→A100：0000 以A100H 为段地址的64K 物理地址的范围是：偏移地址为0000H～FFFFH，即A100：0000H～A100：FFFFH→A1000H＋0000H～A1000H＋0FFFFH＝A1000H～B0FFFH，∴DS＝A100H。
6．某程序数据段中存有两个字数据1234H 和5A6BH，若已知DS=5AA0H，它们的偏移地址分别为245AH 和3245H，试画出它们在存储器中的存放情况解答：存放情况如图所示(左右两侧的写法均可)：5AA0：0000H5AA00H···5AA0：245AH5CE5AH ······34H 12H 6B H5AA0：245BH5CE5BH ··5AA0：·3245H5DC45H5AA0：3246H5DC46H·· ·7．8086/8088CPU 有哪两种工作模式，它们各有什么特点？解答：为了适应各种不同的应用场合，8086/8088CPU 芯片可工作在两种不同的工作模式下，即最小模式与最大模式。
所谓最小模式，就是系统中只有一个8086/8088 微处理器，在这种情况下，所有的总线控制信号，都是直接由这片8086/8088CPU 产生的，系统中的总线控制逻辑电路被减到最少。
该模式适用于规模较小的微机应用系统。
最大模式是相对于最小模式而言的，最大模式用在中、大规模的微机应用系统中。
在最大模式下，系统中至少包含两个微处理器，其中一个为主处理器，即8086/8088CPU，其它的微处理器称之为协处理器，它们是协助主处理器工作的。
8．若8086CPU 工作于最小模式，试指出当CPU 完成将AH 的内容送到物理地址为91001H 的存储单元操作时，以下哪些信号应为低电平：M/ IO、RD 、WR 、BHE /S7、DT/ R。
若CPU 完成的是将物理地址91000H 单元的内容送到AL 中，则上述哪些信号应为低电平。
若CPU 为8088 呢？解答：8086CPU①存储器写(AH→9100H[0001H])时为低电平的信号：WR 、BHE/S7 。
②存储器读(9100H[0000H]→AL)时为低电平的信号：RD 、DT/ R 。
8088CPU①存储器写(AH→9100H[0001H])时为低电平的信号：WR 、SS0(BHE/S7) 、M/ IO。
②存储器读(9100H[0000H]→AL)时为低电平的信号：M/ IO、RD 、DT/ R 。
9．什么是指令周期？什么是总线周期？什么是时钟周期？它们之间的关系如何？解答：指令周期----CPU 执行一条指令所需要的时间称为一个指令周期(Instruction Cycle)。
总线周期----每当CPU 要从存储器或I/O 端口存取一个字节称为一次总线操作，相应于某个总线操作的时间即为一个总线周期(BUS Cycle)。
时钟周期----时钟周期是CPU 处理动作的最小时间单位，其值等于系统时钟频率的倒数，时钟周期又称为T 状态。
它们之间的关系：若干个总线周期构成一个指令周期，一个基本的总线周期由 4 个T 组成，我们分别称为T1～T4，在每个T 状态下，CPU 完成不同的动作。
10． 8086/8088 CPU 有哪些基本操作？基本的读/写总线周期各包含多少个时钟周期？什么情况下需要插入 Tw 周期？应插入多少个 Tw 取决于什么因素？解答：①8086/8088CPU 最小模式下的典型时序有：存储器读写；输入输出；中断响应；系统复位及总线占用操作。
②一个基本的 CPU 总线周期一般包含四个状态T 1、T 2、T 3、T 4 ，即四个时钟周期； ③在存储器和外设速度较慢时，要在T 3之后插入 1 个或几个等待状态T w ；④应插入多少个 T w 取决于 READY 信号的状态，CPU 没有在 T 3 状态的一开始采样到 READY 信号为低电平，就会在T 3和T 4之间插入等待状态T w ，直到采样到 READY 信号为高电平。
11．试说明 8086/8088 工作在最大和最小模式下系统基本配置的差异。
8086/8088 微机系统中为什么一定要有地址锁存器？需要锁存哪些信息？解答：最大模式配置和最小模式配置有一个主要的差别：①就是在最大模式下，需要用外加电路来对 CPU 发出的控制信号进行变换和组合，以得到对存储器和 I/O 端口的读/写信号及对锁存器（8282）和对总线收发器（8286）等等的控制信号。
8288 总线控制器就是完成上面这些功能的专用芯片。
②为多中断源的需要，常采用中断优先权控制电路（如 Intel8259A ）。
8086/8088 系统一定要有地址锁存器――因为高四位地址和状态信号是从同一组引脚上分时送出的，低 16 位地址和数据是从同一组引脚上分时传输的，所以必须把地址信息锁存起来。
需要锁存的信息：地址信号、BHE/S 7 和IO/M （8086 为M/IO ）信号进行锁存。
12．试简述 8086/8088 微机系统最小模式下从存器储读数据时的时序过程。
解答：正常的存储器读总线操作占用 4 个时钟周期，通常将它们称为 4 个 T 状态即 T 1～T 4。
T 1 状态，IO/ M =0，指出要访问存储器。
送地址信号 A 19-0，地址锁存信号 ALE 有效，用来控制 8282 锁存地址。
DT/ R =0，控制 8286/8287 工作在接收状态（读）。