集成电路分析与设计实验报告姓名：胡鑫旭班级：130242学号：13024229成绩：目录实验2 Linux 环境下基本操作 (3)1.实验目的 (3)2.实验设备与软件 (3)3.实验内容和步骤 (3)4.实验结果和分析 (3)5.心得体会 (5)实验3 RTL Compiler 对数字低通滤波器电路的综合 (6)1.实验目的 (6)2.实验设备与软件 (6)3.实验内容与步骤 (6)4.实验结果与分析 (6)5.心得体会 (12)实验4 NC 对数字低通滤波器电路的仿真 (12)1.实验目的 (12)2.实验设备与软件 (13)3.实验内容与步骤 (13)4.实验结果与分析 (13)5.心得体会 (15)实验5 反相器设计 (16)1.实验目的 (16)2.实验设备与软件 (16)3.实验内容与步骤 (16)4.实验结果与分析 (18)5.心得体会 (21)实验2 Linux 环境下基本操作1.实验目的1. 熟悉linux 文件、目录管理命令。
2. 熟悉linux 文件链接命令。
3. 熟悉linux 下文件编辑命令。
2.实验设备与软件集成电路设计终端Linux RedHat AS43.实验内容和步骤1.系统登陆启动计算机，选择启动linux输入用户名：cdsuser，输入密码：cdsuser至此，完成系统启动，并作为用户cdsuser 登录2. 创建终端和工作文件夹在桌面区域单击右键，选择New Terminal，至此进入命令行模式（可根据需要打开多个）。
键入察看当前目录命令：pwd ↙说明：此时出现的是当前用户的根文件夹路径。
路径指的是一个文件夹或文件在系统中的位置。
Linux 根路径为“/”;当前路径为“./”; 当前路径的上一级路径为“../ ”。
使用从根路径开始的路径名称成为绝对路径，如“/home/holygan/”。
利用“../”，“./”等方式定义的路径名称成为相对路径，如“../holygan/”。
键入察看当前目录文件命令：ls ↙说明：此时列出的是当前目录下的文件和子文件夹列表键入创建文件夹命令：mkdir 学号↙说明：以你的学号为名建立工作文件夹，所有实验工作应在此文件夹中完成。
以防止和其他实验、毕业设计的同学所作的工作混淆。
键入目录切换命令：cd 学号↙说明：进入工作文件夹。
pwd ↙ls ↙问题：此时pwd 和ls 的结果与此前结果是否相同？____考虑其原因。
键入命令：ls >a.dat ↙说明：将ls 结果保存为文件a.dat。
键入复制、删除文件命令：cp ./a.dat ../a.dat ↙说明：将当前文件夹下a.dat 文件拷贝到父文件夹下，定名为a.datcp ./a.dat../b.dat ↙说明：将当前文件夹下a.dat 文件拷贝到父文件夹下，定名为b.datmkdir test ↙cp ./a.dat./test ↙说明：将当前文件夹下a.dat 文件拷贝到子文件夹下，默认定名为a.datrma.dat ↙ls ↙说明：删除当前文件夹下的a.dat 文件，察看结果rm ./a.dat ↙说明：再次删除当前文件夹下的a.dat 文件，注意命令执行结果。
rm ../b.dat ↙ls../ ↙说明：删除父文件夹下的b.dat 文件，察看结果rmtest ↙ls ↙说明：删除当前文件夹下的test 文件夹，察看结果rm-rftest ↙ls ↙说明：强制（-rf 选项）删除当前文件夹下的test 文件夹，察看结果3.文件压缩cd ~/学号↙ls ↙说明：进入工作目录，察看目录中文件tar zcvf test.tar.gz filter_lab.pdf filter_lab_report.pdf ↙ ls ↙说明：将filter_lab.pdf 和filter_lab_report.pdf 压缩成压缩包，命名为test.tar.gz；察看结果。
tarzxvftest.tar.gz ↙说明：将test.tar.gz 解压缩到当前目录下，覆盖filter_lab.pdf 和filter_lab_report.pdf。
4. 文件编辑、阅读cd~/学号↙ls ↙说明：进入工作目录；察看目录文件acroread filter_lab.pdf ↙说明：使用pdf 阅读器阅读实验指导书ls > a.dat ↙gedita.dat ↙说明：使用gedit 编辑、阅读a.dat5. 链接命令cd~/学号↙ls ↙说明：进入工作目录；察看目录文件ln–s../hehe ↙ls –l ↙说明：创建到父目录的符号链接hehe；察看目录文件，可看到hehe 指向../。
pwd ↙cd hehe ↙pwd ↙说明：可以看到cd hehe 等于cd ../；故符号链接可以方便的替代命令中常用的复杂路径名，简化操作。
练习3删除工作目录/filter_lab/ 下名为library 的符号链接。
建立指向/home/tools/cadence/training/holygan0712/ 的符号链接library6. 帮助命令在以上所有linux 命令中，如果不清楚用法，均可采用:[待查命令] --help ↙man [待查命令] ↙说明：两种察看命令说明的方法4.实验结果和分析将/home/tools/cadence/training/holygan0712/下的filter_lab.tar.gz拷贝到了实验目录下。
将/home/tools/cadence/training/holygan0712/下的filter_lab.pdf和filter_lab_report.pdf拷贝到了实验目录下。
删除了test.tar.gz。
将filter_lab.tar.gz解压到了工作（实验）目录下。
删除了工作目录/filter_lab/下名为library 的符号链接。
建立了指向/home/tools/cadence/training/holygan0712/的符号链接library。
5.心得体会实验2让我学会了Linux 环境下的基本操作，比如创建目录、复制和删除文件等等。
觉得这个系统在一些领域应该很实用，因为在这个系统下查找和删除东西很方便，只需几个指令。
但是因为我对这个系统并不熟悉，所以实验操作进行得很慢，而且一旦中间一不小心漏掉了一步，就不知道该怎么挽救，只好再来一次。
实验3 RTL Compiler 对数字低通滤波器电路的综合1.实验目的1. 掌握Cadence RTLCompiler 综合工具的基本作用，输入、输入文件；2. 熟悉Cadence RTLCompiler 命令行模式的使用方法；3. 了解Cadence RTLCompiler 图形模式的使用方法。
2.实验设备与软件集成电路设计终端Cadence RTLCompiler3.实验内容与步骤1.设置环境变量在运行EDA 工具之前，首先要设置与所使用工具相关的环境变量，否则系统将因为找不到工具相关文件、脚本而无法运行。
打开一个Terminal，键入：cp ../cshrc./.cshrc ↙source.cshrc ↙说明：拷贝cshell 初始化文件cshrc 到用户根目录，命名为.cshrc；调用该文件（.cshrc）完成环境变量设计。
此后每启动一个Terminal，该文件都将自动被调用。
2.图形模式下的综合首先，进入filter_lab/syn/work 文件夹输入：rc–gui<../scr/temp.scr ↙之后会出现图形界面，下图为gtech view：等待片刻后（时间视服务器性能而定），出现如图3-2的工艺映射后的门级电路图。
可以在shell 中查看报表，以及在filter_lab/syn/netlist 中查看综合后的门级网表和synopsys 设计约束文件。
3. 命令行模式下的综合可以看到仅执行了一条命令，即完成了整个综合过程。
其实所有综合的过程中执行的配置、约束、综合、输出命令都包括在temp.scr 的脚本中。
请用实验2 中的方法分别打开filter_lab/syn/scr/目录下temp.scr、set_var.tcl、top_timing.tcl 这三个文件作为参考脚本，并另外打开一个Terminal 作为运行终端。
以下通过命令行执行的方式详细说明实验的步骤。
进入filter_lab/syn/work 文件夹输入：rc ↙说明：进入RC 命令行模式set_attr lib_search_path { ../../library/HJTC/FEView_STDIO/STD/Synopsys } ↙说明：设置库路径set_attr library { hjtc18_ff.lib } ↙说明：设置库cd /libraries/hjtc18_ff/ ↙说明：进入库管理路径set_attr avoid 1 { hjtc18_ff/INVCLK* hjtc18_ff/BUFCLK* hjtc18_ff/DEL* hjtc18_ff/FFSD* hjtc18_ff/FFED* hjtc18_ff/FFSED* hjtc18_ff/LAT* hjtc18_ff/RSLAT*} ↙说明：设置排除的库元件。
此类元件（时钟树单元、扫描链寄存器、锁存器等）在综合过程中不使用是为了防止工具生成非必要的电路结构。
cd / ↙说明：返回主设计目录set_attr hdl_search_path {../../rtl ./ ../ ../scr ../../library} ↙说明：设置 HDL 代码搜索路径read_hdl {filter.v} ↙说明：读目标滤波器 HDL 代码elaborate ↙说明：预编译source ../scr/set_var.tcl ↙说明：以下斜体命令为set_var.tcl 文件内容。
其通过设置环境变量确定综合过程中的时钟周期等关键参数值。
#variable define#system clock 33KHzset SYS_CLK_TIME 30000set SYS_CLK_SKEW 0.2set CLK_TRAN_TIME 0.4#set CLK_LATENCY 1.2set SYS_CLK_LATENCY 1.2source ../scr/top_timing.tcl ↙说明：以下斜体命令为top_timing.tcl 文件内容。
其对时序进行了完整约束。
# timing constraint# clock definitiondc::create_clock -period $SYS_CLK_TIME -name SYS_CLK clk说明：在管脚clk 上创建时钟SYS_CLK，周期为SYS_CLK_TIMEdc::set_drive 0 [dc:: get_ports {clk}]说明：设时钟输入管脚的驱动能力为无穷大。