一种红外成像导引头通用信息处理平台
一种红外成像导引头通用信息处理平台

摘要：红外成像导引头集光机电于一身，设计难度大、研制周期长。为了缩短导引
头研制周期、降低开发成本，提出一种通用的信息处理平台方案。本方案采用

FPGA+DSP架构，有较强的通用性，易于维护和扩展，可以在原理样机阶段迅速搭建

硬件平台，用于系统验证和弹载软件调试，并为后续的产品研制提供有力支持。关键词：
红外成像导引头；通用信息处理平台；实时图像处理；FPGA+DSP架构
红外成像导引头是第四代红外型空空导弹的标志，具有作用距离远、抗干扰能力强、
导引精度高、可自动识别目标和区分多目标、准全天候工作等显著优点[1]。根据红外
探测器的不同，红外成像导引头又可分为线列扫描成像导引头、凝视焦平面成像导引头、
双色（多色）焦平面成像导引头。为了与探测器配套，需要设计不同的信息处理平台。
随着技术的不断发展，信息处理平台在功能上越来越复杂，集成化程度越来越高，而要
求产品的研发周期却大大缩短，更新速度加快。为了解决这一矛盾，本文提出一种通用
的信息处理平台方案，在产品初期利用通用信息处理平台迅速搭建，用于系统验证和弹

载软件调试，并为后期的产品硬件研制提供有力借鉴。1通用信息处理平台特征分析

[2-4]无论是哪一种红外成像导引头，信息处理平台都具有如下功能：高速图像信
号采集、图像预处理、图像处理、与外部系统通信、视频图像输出、时钟管理及时序控
制等。功能组成。

1.1高速图像信号采集高速图像信号采集是对从前置放大器输出的视频信号进行
A/D采样，把模拟视频信号转换为数字视频信号。由于视频输出信号电压范围未知，因
此在A/D采样前还需要一个放大倍数可调的调理电路。红外成像导引头的探测灵敏度
高、帧频高(达到100Hz以上)、视频传输数据量大，因此要求AD转换器精度高、速
度快、通道一致性好。这部分是模拟数字混合部分，因此在电源供电、元器件布局布线
上要进行低噪声设计。1.2图像预处理图像预处理包括非均匀校正、图像重构、图
像滤波、图像稳像等。非均匀校正是指由于探测器本身的固有缺陷，使得从前置放大器
输出的视频信号出现了不均匀性，为了防止系统成像质量变差而对视频数据进行的处理。
图像重构是指对扫描成像来说，输出的信号不是逐行顺序输出，需要对得到的视频数据
进行重新排序才能得到一幅正确图像。图像滤波指的是利用高通滤波和中值滤波等算法
简单、数据处理吞吐量大的算法对视频数据进行处理，提高图像质量。图像稳像是指探
测器固连在弹体上，探测器在飞行过程中有一绕其光轴的旋转及偏航与俯仰方向的抖动，
使视场中同一目标落在图像序列的相邻帧图像的不同位置上，为了防止图像成像质量变
差而对视频数据进行的处理。图像预处理的特点是处理速度快、数据吞吐量大、可重构

性强。1.3图像处理图像处理包括目标检测与跟踪、目标误差信号输出、抗人工干
扰、抗诱饵干扰等。图像处理的特点是算法逻辑比较复杂，需要对整幅图像或几幅图像
的潜在目标进行标识、抽取、判断，因此适于用高级语言进行描述。1.4与外部系统通
信与外部系统通信主要包括与导引头伺服控制系统的通信、与导弹其他部件（飞控、
引信等）的通信等。要求在通信过程中互不干扰，通信速度快，数据量相对较小。1.5视
频图像输出视频图像输出的主要作用是在调试过程中，把原始视频图像和处理后
的图像实时传送给显示装置，供调试人员观看。显示装置一般为工业显示器，视频图像
输出的另外一个作用是传送给遥测部件作为遥测数据供技术人员分析。视频图像输出的

特点是数据传输速度快，可重构性强。1.6时钟管理及时序控制不同的探测器需要
不同的时钟，探测器及读出电路、前置放大器和信息处理平台之间都需要同步时序控制。
前置放大器内的背景抑制电路也需要信息处理平台提供同步时序，这些都是时钟管理及

时序控制的主要功能，其特点是严格要求各部分时序同步、可重构性强。2通用信息处
理平台方案根据对通用信息处理平台的特征分析，提出一种通用信息处理平台方
案，其功能组成。

本方案采用FPGA+DSP的设计框架[5-7]，外围增加调理电路、A/D装换器、
PROM、SBSRAM、DPRAM、FLASH、电源及电源滤波电路等。FPGA+DSP架构最大
的特点是结构灵活、设计难度不大、有较强的通用性、适于模块化设计，从而能有效地
提高算法效率。其开发周期较短，系统易于维护和扩展，适合于实时信号处理。图像预
处理操作过程确定、逻辑处理明确、运算量大而算法相对简单，具有确定的处理时间和

稳定的数据通过量，因此采用FPGA实现。时钟管理及时序控制和视频图像输出可重构

性强，因此也用FPGA实现。图像处理涉及到大量复杂的计算过程，采用DSP十分有
效。利用DSP外接DPRAM和串口实现与外部系统通信。2.1主要器件选型为了
减少传输干扰，从前置放大器出来的视频信号一般采用差分信号传给调理电路，因此调
理电路中的运放也选用差分运放，型号为AD8138，具有宽带宽、高压摆率、低噪声、

低谐波失真、放大倍数可调的特点。成像导引头为了提高探测灵敏度要求A/D转换器
至少10bit，视频带宽一般为5MHz，因此选用AD9240。它是单路14bit、10MS/s
的高速AD转换器，完全可以满足需要。成像导引头一般需要2个高速数据采集通道，
因此把调理电路和A/D转换器都设计为两路。DSP选用TI公司的TMS320C6414
工业级芯片。它的主要特点[8，9]是：(1)最高时钟频率600MHz，处理速度4800MIPS；
(b)并行处理速度高，采用改进的VLIW（超长指令字）结构，CPU包含64个32位的

通用寄存器和8个功能单元；(3)片内存储器大，容量为1056KB，可构成两级Cache
结构（包括程序Cache和数据Cache）；(4)丰富的外部接口，包括2个外部存储器接
口，1个64bit宽（EMIFA），1个16bit宽（EMIFB）。支持与同步存储器(SDRAM，
SBSRAM，ZBTSRAM)和非同步存储器(SRAM，EPROM，FLASH等)的无缝接口，3个

多通道缓冲串行口（McBSP），32/16bit主机接口（HPI）。因此可以很好地满足图像
处理算法的复杂性、实时性和灵活性要求。DSP外围连接了SBSRAM、FLASH、DPRAM。
SBSRAM是为了扩充C64的存储空间，可选用GS84032AT，存取速度最大为200MHz；
Flash用于固化C64的程序和引导启动，选用SST39VF080；DPRAM用于和导弹其
他部件通信，数据量小，速度要求不高，可选用IDT71V30，存储容量是1k×8
bit。FPGA选用Xilinx的Virtex-4系列中的XC4VLX60。它的主要特点[10]是：
(1)时钟频率可高达500MHz，内部资源丰富；(2)I/O接口能力强，支持多种单端和差
分接口标准；(3)片内数字化阻抗匹配(DCI技术)和可编程的输出电流(2mA～24mA)
大大降低了信号完整性问题。FPGA外围接一个标准PROM，用于固化FPGA程序，选
用XCF32P。电源及电源滤波部分主要是为信息处理平台提供各种电压的电源。对
于数字部分，由于功率较大，可选用开关电源模块；对于模拟部分，应尽可能用线性电
源，并采用LC、磁珠等多种滤波方式滤波。2.2硬件接口连接FPGA到DSP的图

像数据传送采用DSP的HPI端口，传送的时序和速度完全由FPGA控制，图像可以采
用每行中断一次的方式，也可以通过每帧中断一次的方式通知DSP数据传送的进度，
以便DSP启动图像处理的进程。采用HPI的好处是FPGA完全控制，避免了DSP的参
与，减少了DSP的工作量，数据直接传送到DSP的片内存储器，既省略了片外双端口
存储器，又省略了DSP将数据从片外读入片内的过程，是图像数据传送的最佳选择。
DSP对FPGA控制通过FPGA内的映射存储器实现。在FPGA内部的逻辑设计中设计若

干控制寄存器，这些寄存器通过DSP的数据总线和地址总线映射在DSP的地址空间，
从而使DSP可以访问这些寄存器。DSP对FPGA的控制主要包括：(1)FPGA的功能控
制，例。

2.3上电工作过程通用信息处理平台的上电工作过程是：上电后DSP和FPGA单
独完成配置，FPGA配置速度较快，配置完毕后等待DSP；DSP完成启动引导后从FLASH
取出非均匀校正系数，传递给FPGA内部的DPRAM，传输完毕后给FPGA一个已完成
信号；FPGA接到信号后立即开始控制视频信号的采集、图像预处理等工作，并把处理
后的视频数据通过HPI口直接写入DSP的存储区。DSP接收完1行或1帧数据后就开
始图像处理的进程，并在每帧结束前完成与导引头伺服控制系统的通信以及与导弹其他
部件(飞控、引信等)的通信。本文设计的红外成像导引头通用信息处理平台硬件结

构采用FPGA+DSP架构，运行速度高，可重构性好，在样机开发阶段不必研制新硬件，
只需修改FPGA程序就可以完成系统验证和弹载软件调试，加快了研制周期，对整个样
机研制有很好的促进作用。