西安电子科技大学

硕士学位论文

高速数据采集系统设计

姓名：赵平涛

申请学位级别：硕士

专业：信号与信息处理

指导教师：邢孟道

20100101摘要

随着数字技术的飞速发展，高速数据采集系统也迅速地得到了广泛的应用。在生产过程中，应用这一系统可以对生产现场的工艺参数进行采集、监视和记录，为提高生产质量，降低成本提供了信息和手段。在科学研究中，应用数据采集系

统可以获取大量的动态数据，是研究瞬间物理过程的有力工具，为科学活动提供了重要的手段。而当前我国对高速数据采集系统的研究开发都处于起步阶段，因

此，开发出高速数据采集系统就显得尤为重要了。

本文论述了两通道高速ＡＤ采集加ＤＤＲＩＩ阵列实现高速数据采集系统的设计

开发过程。首先介绍了高速数据采集的国内外发展情况和相关理论，在此基础上根据系统设计需求，设计了硬件实现方案，对各个硬件模块进行了单独的分析和

研究。然后重点讲述了ＦＰＧＡ逻辑设计的过程及要点，最后对板卡的设计工作进

行了总结和展望。

关键词：高速数据采集ＤＤＲＩＩＡＩ）Ｃ

逻辑设计ＡＢＳＴＲＡＣＴ

Ｗｉｔｈｔｈｅｒａｐｉｄｄｅｖｅｌｏｐｍｅｎｔｏｆｄｉｇｉｔａｌｔｅｃｈｎｏｌｏｇｙ，ｈｉｇｈ—ｓｐｅｅｄｄａｔａａｃｑｕｉｓｉｔｉｏｎ

ｓｙｓｔｅｍｓｑｕｉｃｋｌｙｇｅｔａｗｉｄｅｒａｎｇｅｏｆａｐｐｌｉｃａｔｉｏｎｓ．Ｉｎｔｈｅｐｒｏｄｕｃｔｉｏｎｐｒｏｃｅｓｓ，ｔｈｅｄａｔａ

ａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍｓＣａｎｃｏｌｌｅｃｔａｎｄｍｏｎｉｔｏｒｔｈｅｐｒｏｄｕｃｅｐｒｏｃｅｓｓｐａｒａｍｅｔｅｒｓｏｎ’ｓｉｔｅ・Ｓｏ

ｉｔｐｒｏｖｉｄｅｓｔｈｅｐｒｅｒｅｑｕｉｓｉｔｅｆｏｒｉｍｐｒｏｖｉｎｇｔｈｅｑｕａｌｉｔｙｏｆｐｒｏｄｕｃｔｓａｎｄｆｏｒｒｅｄｕｃｉｎｇｔｈｅ

ｃｏｓｔｓ．Ｉｎｓｃｉｅｎｔｉｆｉｃｒｅｓｅａｒｃｈ，ａｐｐｌｙｉｎｇｔｈｅｄａｔａａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍｃａｒｌｇｅｔａｌｏｔｏｆ

ｄｙｎａｍｉｃｄａｔｕｍｗｈｉｃｈｐｒｏｖｉｄｅｓａｐｏｗｅｒｆｕｌｔｏｏｌｆｏｒｍｅｓｔｕｄｙｉｎｉｎｓｔａｎｔａｎｅｏｕｓｐｈｙｓｉｃａｌ

ｐｒｏｃｅｓｓａｎｄｔｈｅｓｃｉｅｎｔｉｆｉｃａｃｔｉｖｉｔｉｅｓ．Ｈｏｗｅｖｅｒ，ｎｏｗａｄａｙｓｔｈｅｒｅｓｅａｒｃｈａｎｄｄｅｖｅｌｏｐｍｅｎｔ

ｏｆｈｉｇｈ．ｓｐｅｅｄｄａｔａａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍｉｎｏｎｒｃｏｕｎｔｒｙｉｓｓｔｉｌｌａｔｔｈｅｉｎｉｔｉａｌｓｔａｇｅ．Ｓｏ，

ｄｅｖｅｌｏｐｉｎｇａｈｉｇｈ－－ｓｐｅｅｄｄａｔａａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍｉｓｖｅｒｙｉｍｐｏｒｔａｎｔ・

Ｔｈｉｓｐａｐｅｒｄｉｓｃｕｓｓｅｓｔｈｅｐｒｏｃｅｓｓｏｆｔｈｅｄｅｖｅｌｏｐｍｅｎｔｏｆｔｈｅｈｉｇｈ－ｓｐｅｅｄｄａｔａ

ａｃｑｕｉｓｉｔｉｏｎｓｙｓｔｅｍｗｈｉｃｈｈａｓｔｗｏ．ｃｈａｎｎｅｌｈｉｇｈ－ｓｐｅｅｄＡＤａｎｄＤＤＲＩＩａｒｒａｙ．Ｆｉｒｓｔｌｙ，ｔｈｅ

ｐａｐｅｒｉｎｔｒｏｄｕｃｅｓｔｈｅｄｅｖｅｌｏｐｍｅｎｔｂａｃｋｇｒｏｕｎｄａｎｄｒｅｌａｔｅｄｔｈｅｏｒｉｅｓｏｆａｃｑｕｉｒｉｎｇ

ｔｅｃｈｎｏｌｏｇｙ．Ｓｅｃｏｎｄｌｙ，ｂａｓｅｄｏｎｔｈｅｓｙｓｔｅｍｄｅｓｉｇｎｒｅｑｕｉｒｅｍｅｎｔｓ，ｔｈｅｐａｐｅｒｄｅｓｉｇｎｓｔｈｅ

ｈａｒｄｗａｒｅａｎｄａｎａｌｙｚｅｓｅａｃｈｏｆｔｈｅｈａｒｄｗａｒｅｍｏｄｕｌｅｓｓｅｐａｒａｔｅｌｙ．Ｔｈｉｒｄｌｙ，ｔｈｅｐａｐｅｒ

ｆｏｃｕｓｅｓｏｎｔｈｅｌｏｇｉｃｏｆｔｈｅＦＰＧＡｄｅｓｉｇｎｐｒｏｃｅｓｓ．Ｌａｓｔｌｙ，ｔｈｅＰａｐｅｒａｒｒｉｖｅｓａｔｔｈｅ

ｃｏｎｃｌｕｓｉｏｎａｎｄｓｌａｍｓｕｐｔｈｅｐｒｏｓｐｅｃｔｆｏｒｔｈｅｄｅｓｉｇｎ．

Ｋｅｙｗｏｒｄ：ｍｇｈ—ＳｐｅｅｄＤａｔａＡｃｑｕｉｓｉｔｉｏｎＤＤＲＩＩＡＤＣＬｏｇｉｃ

Ｄｅｓｉｇｎ独创性（或创新性）声明

本人声明所呈交的论文是我个人在导师指导下进行的研究工作及取得的研究

成果。尽我所知，除了文中特别加以标注和致谢中所罗列的内容以外，论文中不

包含其他人已经发表或撰写过的研究成果：也不包含为获得西安电子科技大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做

的任何贡献均已在论文中做了明确的说明并表示了谢意。

申请学位论文与资料若有不实之处，本人承担一切相关责任。

本人签名：日期

关于论文使用授权的说明

本人完全了解西安电子科技大学有关保留和使用学位论文的规定，即：研究

生在校攻读学位期间论文工作的知识产权单位属西安电子科技大学。本人保证毕业离校后，发表论文或使用论文工作成果时署名单位仍然为西安电子科技大学。

学校有权保留送交论文的复印件，允许查阅和借阅论文；学校可以公布论文的全

部或部分内容，可以允许采用影印、缩印或其它复制手段保存论文。

本人签名：导师签名：日期

日期第一章绪论

第一章绪论弟一早三百Ｔ匕

１．１数据采集技术的发展历程和现状

在数字技术日新月异的今天，数据采集技术的重要性是十分显著的。它是数

字世界和外部物理世界连接的桥梁。而随着现代工业和科学技术的发展，对数据采集技术的要求日益提高，在雷达、声纳、图像处理、语音识别、通信、信号测

试等科研实践领域中，都需要高精度，高数据率的数据采集系统。它的关键技术

为高速高精度的ＡＤＣ技术，高数据率的存储和缓存技术以及系统高可靠性保证等。通过数据采集技术，科研人员在实验现场可以根据需要实时记录原始数据，用于

实验室后期的分析和处理，对工程实践和理论分析探索具有重大意义。

正是由于目前数据采集技术广泛应用在科研实践和工业生产中的各个领域，当前国外对采集技术的研究和发展比较成熟。按通道数分有单通道的、双通道的、多通道的（多达上百通道）；按采样率分可从几ｋＨｚ到高达几个ＧＨｚ；按分辨率分

有８位、１０位、１２位、１４位还有１６位。在一些高端的示波器，频谱仪等测试仪

器中，其采样率可达几个ＧＨｚ，甚至几十个ＧＨｚ［２４１。而国内由于发展时间短，芯

片技术等一些方面的限制，目前没有高水平的采集器出现。现在从高校到研究所到公司对采集器的需求越来越多，性能要求也越来越高。这种情况给我们研发和

设计高速数据采集系统提供了很多机遇。

１．２本文的主要内容

论文对高速数据采集系统进行了相关的研究和开发，分析了具体的系统需求，

系统的硬件设计，逻辑设计和控制软件设计以及整体系统改进的方向，各章的具体内容安排如下：

第一章：绪论。分析了目前国内外数据采集技术的发展现状，说明了高速数

据采集系统研究和设计的背景和意义。

第二章：高速数据采集硬件系统设计。分析了系统需求，并根据具体需求设计了系统基本硬件框架，在此基础上将系统分为各个硬件模块。对各个硬件模块，

根据需要分析基本原理，选择芯片，设计电路。最后对电路设计和调试过程中需要重点注意的一些问题进行了分析和讨论。

第三章：高速数据采集系统逻辑设计。此部分对高速数据采集系统的核心控

制器ＦＰＧＡ的逻辑设计进行了深入分析和讨论。提出了逻辑设计的整体方案，并

对各个底层模块进行了具体设计和实现。然后讨论了逻辑设计中可能出现的一些２高速数据采集系统设计

问题，提出了一些建议。

第四章：应用软件设计。简单分析和讨论了该系统的控制和显示界面的实现。第五章：工作总结和展望。结合高速数据采集系统的设计和实现过程中发现

的问题，总结经验教ｉ）ｌＩ，并对进一步的工作提出了改进的方向和目标。第二章高速数据采集系统硬件设计

２．１．１采样理论第二章高速数据采集系统硬件设计

２．１系统设计涉及的理论分析

采样过程所应遵循的规律，又称取样定理【２５１、抽样定理。采样定理说明采样频率与信号频谱之间的关系，是连续信号离散化的基本依据。具体内容是，频带

为Ｆ的连续信号ｆ【ｔ）可用一系列离散的采样值绯１），ｆ（ｔｌ＋Ａｔ），ｆ（ｔｌ士２Ａｔ），…来表示，

只要这些采样点的时间间隔Ａｔ＿＜Ｉ／２Ｆ，便可根据各采样值完全恢复原来的信号ｆｍ。时域采样定理的另一种表述方式是：当时间信号函数ｆｉｔ）的最高频率分量为‰

时，ｆ（ｔ）的值可由一系列采样间隔小于或等于１／２血Ａｘ的采样值来确定，即采样点的重

复频率ｆ≥２ｆｍｘ。

２．１．２模数转换（ＡＤＣ）基本原理及常用Ａ／Ｄ转换技术

模数转换器ＡＤＣｔ３３】用来把连续变化的模拟信号转换为一定格式的数字量。

ＡＤＣ转换器实际上就是一个编码器，输入的模拟量经过信号调理电路，抗混滤波

电路进入Ａ／Ｄ转换电路，Ａ／Ｄ转换电路将模拟信号转换为数字信号送入数据处理

系统。Ａ／Ｄ转换部分通常包括采样和保持，量化和编码两个部分组成。

１）采样和保持：由于被转换的电压是一个随时间不断地变换的模拟量，也就是，在各个不同的瞬间它的大小是不同的。同时，要把一定幅度的电压转换为数

字量都需要一定的时间。通常以一定的时间间隔周期地“读取”输入信号的大小，并转换为与其大小对应的数字量。这个过程被称为采样。采样定理告诉我们，一个

频谱有限的模拟信号，其采样频率必须至少大于等于模拟信号最高有效频率分量的两倍，防止出现频谱的失真。由于采样脉冲的宽度往往都是很小的，而实现转

换是需要时间的，为使后续电路厶匕１０１徊１民好的对这个采样结果进行处理，通常要把采

样值保存下来，直到下一次采样再更新，这个过程为保持。２）量化和编码：通过采样保持电路，输入信号虽然已经不是一个平滑的连续变化的电压，但它还是一个在某个区间范围内任意取值的模拟量。因此，用数字

量来表示模拟量时就需要一个类似与四舍五入的过程，即量化。显然此过程，量

化前后的值是不相等的，这个差值为量化误差。而且量化的等级越细，量化误差４高速数据采集系统设计

越小。量化后的信号，虽然是一个离散量，但是为了使数字系统可以对其进行传输和处理，还必须用若干位二进制代码来表示量化结果，这个过程就是编码。

下面简要介绍常用的几种ＡＤ类型的基本原理及特点：积分型、逐次逼近型、并行比较型／串并行型、∑．△调制型、电容阵列逐次比较型和压频变换型。

１）积分型

积分型ＡＤ工作原理是将输入电压转换成时间（脉冲宽度信号）或频率（脉冲频率），然后由定时器／计数器获得数字值。其优点是用简单电路就能获得高分辨率，

但缺点是由于转换精度依赖于积分时间，因此转换速率极低。初期的单片ＡＤ转换器大多采用积分型，现在逐次比较型已逐步成为主流。

２）逐次比较型逐次比较型ＡＤ由一个比较器和ＤＡ转换器通过逐次比较逻辑构成，从ＭＳＢ

开始，顺序地对每一位将输入电压与内置ＤＡ转换器输出进行比较，经１１次比较而输出数字值。其电路规模属于中等。其优点是速度较高、功耗低，在低分辩率

（＜１２位）时价格便宜，但高精度（＞１２位）时价格很高。３）并行比较型／串并行比较型

并行比较型ＡＤ采用多个比较器，仅作一次比较而实行转换，又称Ｆｌａｓｈ（快速）型。由于转换速率极高，１１位的转换需要２ｎ－１个比较器，因此电路规模也极

大，价格也高，只适用于视频ＡＤ转换器等速度特别高的领域。

串并行比较型ＡＤ结构上介于并行型和逐次比较型之间，最典型的是由２个ｎ／２位的并行型ＡＤ转换器配合ＤＡ转换器组成，用两次比较实行转换，所以称为

Ｈａｌｆｆｌａｓｈ（半快速）型。还有分成三步或多步实现ＡＤ转换的叫做分级型ＡＤ，而从转换时序角度又可称为流水线型ＡＤ，现代的分级型ＡＤ中还加入了对多次转换结

果作数字运算而修正特性等功能。这类ＡＤ速度比逐次比较型高，电路规模比并

行型小。

４）∑．△调制型∑．△型ＡＤ由积分器、比较器、１位ＤＡ转换器和数字滤波器等组成。原理上

近似于积分型，将输入电压转换成时间（脉冲宽度）信号，用数字滤波器处理后得到数字值。电路的数字部分基本上容易单片化，因此容易做到高分辨率。主要用于

音频和测量。５）电容阵列逐次比较型电容阵列逐次比较型ＡＤ在内置ＤＡ转换器中采用电容矩阵方式，也可称为电

荷再分配型。一般的电阻阵列ＤＡ转换器中多数电阻的值必须一致，在单芯片上

生成高精度的电阻并不容易。如果用电容阵列取代电阻阵列，可以用低廉成本制成高精度单片ＡＤ转换器。最近的逐次比较型ＡＤ转换器大多为电容阵列式的。

６）压频变换型