Ｆ１Ｅ ８
ＣⅡＰｈ…ｋ…ｏｆｆ耕ｕｄ沪…Ｉｏｍ‘ｑ…㈣Ⅲ¨ｍｏｄｕｋ
功能仿真结果（合成２３级伪随机序列）如阿９所不。
误码分析仪作为数字通信系统验收、维护和故障查询 的理想工具．广泛应用于同轴电缆、光纤、卫星及局间中继 等符合ＣＥＰＴ（Ｅｕｍｐｅ觚Ｃｏｎｆｅｒｅｎｃｅ
ｏｆ
轻巧，接口丰富，简单易用，成本低廉，内核可升级等特点。
Ｐｏｓｔａｌ舳ｄ
Ｔｅｌｅｃ咖ｍｕ．

陌习而司同
ｒＩｉｃ“ｏ啮ＡｄｍｉＩＩｉｓｔｒａ血ｏｎ￥）数字系列通信系统传输质量的 监测…。评价一个通信系统的可靠性的指标就是检测 该通信系统在数据传输过程中误码率的大小．本文设 计的高速信号误码浏试仪。用于对ＥＰＯＮ中接收和发 送突发光信号的接收模块的可靠性进行检测。目前误 码分析仪的工作模式已发展到如下４种：分析仪模式、 发生器模式、分析仪，发生器模式、直通模式Ｉ ２１。本设计 中的误码测试仪属于第３种类型．即该误码测试仪可 以产生测试的码流．又可以进行误码测试。 误码测试仪主要由发送模块，接收模块，显示模块。控制 模块等几个模块组成，系统硬件结构框图如图１所示。其中 发送、接收模块在ｎ，ＧＡ中实现，控制模块由单片机实现．显 示模块由单片机驱动．这样使得设计的误码分析仪具有体积 收稿日期：加１０—０３—２ｌ
ｓＹ８７７３９Ｌ
世！旦！！竺：．：｝
Ｇｍ讪ｌｃ
ｅｌ…Ｉｄ ｃｏｎ州Ⅱ州ｕＩｅ
该模块控制ｓＹ８７７３９Ｉ．台成３２ Ｍ频率功能仿真结果
由Ｍ０ｄｅｂｌｍ ｓＥ６ｌ仿真）如图３所爪。
Ｆ‘ｇ
３
ＳＩ叫Ｉ帅ｋ
目３
的．该计散器是一个同步复位计数器。由一ｌ醒ＨＤＬ代码
综合出的圈元如图６所示。
口Ｈ１３ｘ８Ｂ∞
ＳＹ３７７３９Ｌ＆ｄ《块＊＃结％
所币。
啦４
ｃｍ曲ｌｃｄ…ｌｄ枷ｔ“ｍ甜ｕｋ
目４
廛
ＳＹ８７７叫ｖ控ｄ模块月元
ｓＹ８７７００ｖ
时在ＰＲＯＧｓＫ端输＾时钟信号：４）设置ＰＲＯＧｃｓ为低电平： ５）等待Ｌ．ｏＣＫＥＤ跳为高电平。 根据ｓＹ８７７３９Ｌ的工作原理．可ｕ用硬件语占编写出
ｓＹ８７７３９Ｌ的控制代码，罔２是由ｖｅｎｋｇ代码用ｓｙｎｐ狮
的同步时钟．因为该误码测试仪Ｈｆ以测试的频率有
３２
Ｍ№、６４ Ｍｂ，ｓ．１２２
Ｍｂ，ｓ
１５５
Ｍ乩４种。所Ｈ该芯片要根
钟是否进行分频，也要根据设置的参数由ＦＰＧ＾控制。此外 泼模块还要宴现ＦＰｃＡ读取ｓＹ８７７００ｖ的功能．“确定
ＳＹ８７７００Ｖ是否完成时钟提取厦数据恢复。舣据ｓＹ８７７００ｖ
据设置的参数台成相应的颇率。具体合成哪一个，由ＦＰｃＡ
时钟提取芯片ｓＹ盯７帅ｖ的控制模块 ｓＹ８７７∞ｖ对ＦＰＧＡ接收的数据进行时钟提取和数据恢
复“Ｉ。将恢复的技据与接收端产生的本地伪随机序列进行对 一１３０一
万方数据
王骐．等一种基于ＦＰＧＡ的高速误码测试仪的设计
Ｆ‘ｇ ｌ
７Ⅸ叫ｍｎｍ帅ｖ椭ｄ…”ｒ ｒｒ州ｍ。
月７计翦模块自＊仿＾＊口
４伪随机序列发进模块 伪随机序列发送模块的任务是“ＳＹ盯７３９Ｌ合成的频
ｄ咖ｎ１０Ｉ脚ｄｕｋ
ＳＹ８７７拍Ｌ
测试文件中培ＤＡＴＡ—ｌ赋值为０００００００Ｉ．町“观察出
ｐｒｏｇ＿ｄｌ串行输出的编程数据为００００－０１１００一０１１０ｌ＿０ｌＯｏ＿眦
１００叭＿ｌ
０ｌ－１０ｌ；Ｐ”ｇ＿ｃ＾在Ｐ“啦ｄｉ有效编程数据输出为高
Ｆ‘ｇ ６
电平．待缩程数据输出结束后叫落到低电平：ＰＲ０ｃｓＫ输出
ｍ序列作为测试数据，其测试速率最高可达到１５５ Ｍｂ，８。由于将物理层上的各协议层的功能集中到Ⅱ，ＧＡ内部实现．
减少了硬件和软件的设计复杂度。并且缩短了系统的开发的周期，具有可升级的特点。 关键词：高速误码测试仪；现场可编程门阵列；Ｖｅｒｉｌ唱硬件描述语言；模块图元；仿真；Ｍ序列码 中圈分类号：ＴＮ６０９ 文献标识码：Ａ 文章编号：１６７４＿６２３６（２０１１）０７－０１２９－０５ ｂｉｔ
ｄｅｖｅｌｏｐｍｅｍ Ｋｅｙ
ｃａｎ
ｃｏｄｅ．Ｉｔｓ ｄａｔａ
ｒａｔｅ
ｉｓ ｕｐ
ｔｏ
ｈａｒｄｗ肿ｃｉｒｃｕ“．ＩＩｌ ｔｌｌｅ ＢＥＲＴ １５５Ｍｂｐｓ．Ｉｔ ｍａｌｉ瑚ｔｌＩｅ ｍｎｃｔｉ∞ｏｆ
ｃ哪ｐｌｅｘｉｔ）ｒ，舳ｄ
ｓ｝Ｉｏｒｔｅｎ ｔｌｌｅ ｓｙｓｔｅｍ
ｒｅｄｕｃｅ ｔｌｌｅ
ｌｌａｒｄｗａｒｅ觚ｄ ｓｏｆｈａｒｅ
ＳＹ８７７３９Ｌ的编程时钟。经分析ｎｆ以看出ｓＹ８７７３９Ｌ控制模 块可“实现预想的功能。
１０
ｃｒａＰｈ…ｋ…ｏｆ删Ｈ呻ｄｕＩ。
目６”＃模＊日ｉ
该计数模块照大的计数值达２２．用Ｍ０ｄｅｌｓｌｍ仿真软件 对计数模块进行功能仿真的结果如罔７所示： 在测试文件中，ｃ－・赋值为一个脉冲流，在ｃｎＬｏ辅出的 计数结果是正确的。可“判断出该模块的功能的正确性。
的传输协议合成相应的参考频率。ｓＹ８７７３９Ｉ。台戚的频率是 由一个３２位的串行输＾的编程数据陕定。ＰＲ（）Ｇｃｓ为高电 平时．绾程数据才会被ｓＹ８７７３９Ｌ接收。若用户需要改变编
程数据获得一十新的频帛时府先将ＰＲＯＣＣＳ设置为高电
平．延时一殷时问（待３２ ｂｎ编程数据被ｓＹ８了７３９Ｌ接收）后 在回落到低电平。既在ＰＲｏｃｃｓ的下降沿时，ｓＹ８７７３９Ｌ会
ｎｌｅ
ｓｙｓｔｅｍ∞ａｌａｂｉｌｉＩｙ舳ｄ
ｉｎｔｅｇｒａｔｉｏｌｌ．Ｖ撕ｏｕｓ如ｎｃｔｉｏ砌ｍｏｄｕｌｅｓ
ｃ卸ｂｅ ａｌｔｅｒｅｄ∞ｃｏｒｄｉｎｇｌｙ ｗｉｔＩｌ伽ｔ ｃｈａｒＩｇｉＩｌｇ
ｔｅｓｔ
Ｗｏｒｋｉｎｇ Ｐｒｏｃｅｓｓ，ｔｌｌｅ ｔｍｎｓｍｉｔｔｅｒ ｓｅｎｄｓ Ｍ ｃｏｄｅ酗ｔｌｌｅ ｅ舶ｈ ｐｒｏｔｏｃｏｌ ｌａｙｅｒ ｉｎ ｐｈｙｓｉｃｓ ｌａｙｅｒ，的ｉｔ
来实现对ＳＹ８７７３９Ｌ的控树。
ｓＹ８７７３９Ｌ（规程式透明３ ３
ｖ １０—７２９
ＭＨｚ分散Ｎ合成
的Ｔ作原理，可“用硬件语言ｖｅｎＪｏＥ绾写程序在ＦＰｃＡ实
现控｛６Ｉ ｓＹ８７７００ｖ的模块．图４是由代码综合出的圈元。
器）是一个频率合成芯片“。依照一参考频宰耀．它可“合成
ｌＯ一７２９
ＭＨｚ范围内的差分频率。此外￡可以精确地为标准
ｄｅｓｉｇｎ
ｃｙｃｌｅ，ｃ粕ｂｅ
ｕｐ删ｅｄ．
ｂｉｔ
ｅⅡＵｒ
ｗｏｒｄｓ：ｈｉｇＩＩ一叩ｅｅｄ
ｍｔｅ ｔｅｓｔｅｒ；Ｆｉｅｌｄ Ｐｍｇｒａ舶ｍａｂｌｅ
Ｇ砒ｅ
Ａｍｙ（ＦＰＧＡ）；Ｖｅｒｉｌｏｇ Ｈａｒｄ砌糟Ｄｅｓｃｒｉｂｅ
Ｌ助ｇｌＩａｇｅ（ＶＨＤＬ）；ｍｏｄＩｌｌｅ
ｇ陋ｐｈｉｃ
ｅｋｒ舱ｎｔ；ｓｉｍＩｌｌａｔｉｏｎ；Ｍ ｃｏｄｅ
ｔｈｅ Ｆｆ，ｃＡ鼬ｔｌｌｅ ｃｏｍ
ｃ岫ｐｌｉｃａｔｅ，ｃｏｓｔ
ｃｈｉｐ．ＵｓｉＩｌｇ
ｍｕｃｈ ａｎｄ
ｔｏ
ｉｎｃ彻ｖｅｎｉｅｍ
ｔｌｌｅ
ｔｏ
ｔａｋｅｎ¨Ｔｈｅ
ｐｍｊｅｃｔ ｋｎ伊ｆｂｒｗａＩｄ
ｔｅｓｔ
ｃｏ—ｉｇＩｌ瑚脏ｏｎ ｕｓｉｎｇ
ＦＰＧＡ
ｃ锄ｐｋｔｅ
ＢＥｆ盯ｓ Ｃｏｎｔｒｏｌ锄ｄ
ｍｏｄｕｋ
ｄｅｓｉ驴，ｉｔ ｉｍｐｍｖｅｓ
一１２９—
万方数据
《电子设计工程》２０１１年第９期
１－ｌ频辜台成芯片ＳＹＳ丌鲫Ｌ的控制模块
在设计中ｓＹ８７７３９Ｌ台成的频串ｊ甘于伪随机序列台成 比．实现误码检测，两数据流对比时Ｈ提取的时钟为同步时
钟。ｓＹ８７７００ｖ在提取数据前要预知提取的频率的范甩．此
频率范围由ＦＰｃＡ发送给ｓＹ８７７００ｖ。ｓＹ８７７。０ｖ的参考时
综合ｍ的用元如闭８所示。
厂丽酮几丽旧几丽司 拦”进拱ｓｃ箍｝＃”衅
Ｌ上＆Ｕ
Ｌ±ＭＬ—Ｌ旦堕－Ｊ
目８伪％ｍ月ｗ＆Ⅸ模＊目Ｅ
上的控制散据。ＦＰｃＡ与单片机的通信控制模块将ＦＰＧＡ接
收到的控制信息产生控制其他模块的信号，这些控制情号 包括ＳＹ８７７３９Ｌ频率合成的使能信号．ＳＹ８７７００ｖ控制模块 的使能信号．计数器复位信号，伪随机码的缀数、建牢、发
ｌ三
目Ｉｌ
心ｌＩ
ｓｌⅡｍｌｍｍ…‰ｍｄｈｂ眦ｃ呲胁ｄｕｋ
＃《接№横＆∞自№∞＾
在仿真文件中对该模块输＾靖口＊ｒ＿ｌ赋值一个码流， 当赋值码流与车地伪随机序列同步的（同颧同耜）．数据接
率为时钟产生伪随机序列并串行输出伪随机序列。诙模块
可Ｈ产生二种级数的伪随机序列．生成的伪随机序列串行
收模块每比对一ｂｉｔ码，就在ｓ岫＿０端日输出一高电平，若
设计使用的是自顶向下模块化的设计方法。基于Ｈ，ＧＡ设 计的模块包括：ＳＹ８７７３９Ｌ频率计的控制模块、ＳＹ８７７００时钟 提取控制模块、计数模块、伪随机序列发送模块、数据接收 模块、与单片机的通信模块。
作者简介：王骐（１９７旺），男，湖北武汉人，博士，讲师。研究方向：单片机与嵌入式系统应用、无线传感器网络安全。
ｏｎ
Ｒ且ｔｅ
Ｔｅｓｔｅｒ）ｉｓ ｕｓｅｄ ｉｎ ｄｅｔｅｃｔｉｎｇ ｆｏｒ
ｍｌ汕ｉｌｉｔｙ
ｏｆ
ａ
ｃｏ姗ｕｎｉｃ鲥∞ｓｙｓｔｅｍ．１ｈｅ
ｔｒａｄｉｔｉｏＩｌａｌ
ＣＰＬＤ ａｎｄ ＣＰＵ’８
ｃｏ叩ｅｍｔｉｖｅ
ｗｏｒｋ．ｒ１１ｌｉｓ ｌｒａｄｉｔｉｏｎａｌ
ａ
ｄｅｓｉ印ｈ鹊ｍｎｙ
ｔＩｌｅ
ｄｉｓａｄｖ锄ｔａｇｅｓ，鲫ｃｈ船
稿件编号：２０１１０３１２ｌ
ＬＥＤ２Ｈ
输叫避
ＦＰＧＡ（Ｘｃ２ｓ５０Ｅ）
ＭＣＵ（ｃ８０５１Ｆ０１０）
硒瓦丁———１丽磊
ＳＹ８７７３９Ｌ
（时钟合成）
●
ｔ输出
检测设
图ｌ误码测试仪系统硬件框图
隐ｌ
１
Ｈａｒｄｗ眦ｂｌｏｃｋ ｄｉ咿锄０ｆ