电子技术综合训练课程设计
基于FPGA的数字钟的设计与实现
（一）课题背景
多功能数字钟是采用数字电路实现用数字显示时间的计时装置。

主要由振荡器、分频器、计时器、译码显示及扩展电路几部分构成。

具有时间显示、校时校分及闹钟设置、整点报时等扩展功能并且具有走时准确、显示直观、稳定等优点深受人们喜爱。

（二）设计任务
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟，并具有定时与闹钟功能，能在设定的时间发出闹铃音，能方便地对小时、分钟和秒进行手动调节以校时间，每逢整点，产生报时音报时。

（三）原理框图：
数字钟原理框图如图1所示：
图1数字钟原理框图
其中，基本的计时功能原理框图如图2所示，
图2 数字钟基本计时功能原理框图
具有校时功能的数字钟原理框图如图3所示：
图3 具有校时功能的数字钟原理框图
（四）课程设计要求
（1）利用QuartusII软件设计出具有校时功能的数字钟，并能够通过数码管显示，定时闹铃，整点报时，时间的校准；通过Modelsim仿真。

（2）了解DEII70开发板，完成管脚配置，利用DEII70（896C6）进行验证。

其中报时和闹铃功能通过LED灯实现。

（3）可扩展设计，使数字钟具有更加丰富的功能，例如：通过开关切换，完成日期和时间的显示切换。

（4）如果学生有FPGA开发板，可以使用自己的开发板完成设计。

（5）完成报告，并于7月14日10:00统一交至信息学馆505。

（五）提供资料
（1）DE2-70.iso
（2）DE2_70 User manual_v101.pdf
（3）DE2_70_pin_assignments（管脚配置文件）。