频率特性测试仪摘要:本频率特性测量仪以 MSP430单片机为控制核心,由信号源、被测双 T 网络、检波电路、检相电路及显示等功能模块组成。

其中,检波电路、检相电路由过零比较器、鉴相器、有效值检波器、 A/D、 D/A转换器等组成;被测网络采用带自举功能的有源双 T 网络;同时本设计还把 FPGA 作为 MCU 的一个高性能外设结合起来, 充分发挥了 FPGA 的高速信号处理能力和 MCU 的复杂数据分析能力;通过DDS 可手动预置扫频信号并能在全频范围和特定频率范围内为自动步进测量, 在数码管上实现频率和相位差的显示, 以及实现了用示波器观察幅频特性和相频特性。

关键词:单片机; DDS ;幅频特性;相频特性一、方案比较与论证1. 方案论证与选择(1系统总体方案描述该系统以单片机和 FPGA 为控制核心,用 DDS 技术产生频率扫描信号,采用真有效值检测器件 AD637测量信号幅度。

在 FPGA 中,采用高频脉冲计数的方法测量相位差,经过单片机运算,可得到 100 Hz ~100 kHz 中任意频率的幅频特性和相频特性数据, 实现在该频段的自动扫描, 并在示波器上同时显示幅频和相频特性曲线。

用键盘控制系统实现各种功能, 并且在 LCD 同步显示相应的功能和数据。

系统总体设计框图如图 1所示。

图 1 系统总体框图(2扫描信号源发生器方案一:采用单片函数发生器。

其频率可由外围电路控制。

产生的信号频率稳定度低,抗干扰能力差,灵活性差。

方案二:采用数字锁相环频率合成技术。

但锁相环本身是一个惰性环节, 频率转换时间长, 整个测试仪的反应速度就会很慢 , 而且带宽不高。

其原理图如图 2所示:图 2 PPl原理图方案三:采用数字直接频率合成技术 (DDFS。

以单片机和 FPGA 为控制核心 , 通过相位累加器输出寻址波形存储器中的数据 , 以产生固定频率的正弦信号。

该方案实现简单,频率稳定,抗干扰能力强。

其原理图如图 3所示:图 3 DDS 原理图综上分析, 方案三可以产生高精度与高纯度的频率信号, 频率分辨率很高, 可以实现任意小的频率步进,固采用方案三。

(2幅频特性的测试方案一:由电压跟随器和二极管电路组成。

当输入电压正半周通过时, 检波管导通, 对电容 C 充电, 使电容上的电压逐渐趋近于峰值电压。

只要 RC 足够大, 可以认为其输出的直流电压数值上十分接近于交流电压的峰值。

而在其它时段电容 C 上的电压将对电阻 R 放电。

利用检波二极管对输出信号检测,得到与信号峰值成比例关系的直流信号,在经过运算放大器调整比例系数以便于单片机采样。

方案二:使用高速 A/D采样,通过采样值获得峰值。

此方案精度很高,但是由于需要较高的采样频率,高频干扰无法彻底消除,给峰值获取带来很大难度, 制作调试相对复杂。

方案三:使用精度和速度都比较高的有效值检测器件(如 AD637 ,通过有效值来计算幅度响应。

此方案外围电路简单易于调试,精度也较高。

综上考虑,由于芯片 AD637精度很高,稳定性好,快速变化能力强,固采用方案三。

(3相频特性的测试方案一:积分法。

将异或鉴相器的异或输出脉冲送至积分器积分, 当积分电压达到一定值时再通过一个回路放电,并测量充放电的时间 T1, T2。

根据其比值算出其相位差。

方案二:计数法。

将输入和输出信号分别经过过零比较器后对其输出方波进行异或操作。

所得脉冲的占空比既能反映被测信号相位大小。

测量异或脉冲的周期为 T ,假设其高点平时间为 Th ,给一个基准高频脉冲, T 与 Th 内基准脉冲的数目分别为 M 、 N ,则信号的相位差则为ψ=(N/M*360°。

方案三:低通滤波法。

将输入和输出信号分别经过过零比较器后对其输出方波进行异或操作。

将此异或输出信号微分得到两个对应被测信号负向过零瞬间的尖脉冲,利用非饱和型高速双稳态电路被这两组负脉冲所触发。

所以, 由于方案二硬件实现电路简单, 且易于用 FPGA 实现, 故选择方案二。

二、理论分析与比较1. 低通滤波器输出周期为 T 、宽度为 TX 的方波,若方波幅度为 Ug ,则此方波的平均值即直流分量可得。

用低通滤波器将方波中的基波和谐波分量全部滤除后, 输出电压即直流电压。

上式中 T 为被测信号的周期, TX 由两信号的相位差 x ϕ决定。

TX 与x ϕ的关系为:22360x x x x x T T T wf ϕϕϕϕππ===⨯=⨯︒ (1-1若 A/D的量化单位取为 Ug/3600,则 A/D转换结果即为 x ϕ的度数。

2. 阻容双T 网络参数在此网络中, 中心频率为012f RC π=, 电路 Q 值为 1(1 4Q K =-, 频率特性方程为2202200(w4(1 w w H w j w w K w -=+-- (1-2通过改变两个电阻的阻值可以实现对 K 和 Q 的值的改变。

由于系统要求的中心频率为0 5f kHz=,带宽为 50zH±。

将此要求带入上面公式即可得到个参数。

三、硬件电路设计1. 阻容双 T 网络其原理图如图 5所示。

,仿真后的幅频特性曲线如图 6所示,相频特性曲线如图7所示。

图 5 阻容双 T 网络图 6 幅频特性曲线图 7 相频特性曲线2. 有效值检波器该模块采用的是 AD637。

AD637是一块高精度单片 TRMS /DC 转换器, 可以计算各种复杂波形的真有效值。

由于采用,峰值系数补偿在测量峰值系数高达 10的信号时附加误差仅为 1% 。

频带宽度在 2V 输入时可达 8MHz 。

由于 AD637芯片可以对输入的正弦信号峰值直接计算并输出其有效值, 因此可以采用该芯片实现信号的峰值检测。

其电路实现如图 8所示:图 8 有效值检波电路图3. 过零比较器该模块采用 LM339芯片, 实现了波形由正弦波到方波的转换, 其原理图如图 9所示。

AIN图 9过零比较器原理图4.D/A转换器采用 TLC7528和两片 OP07构成 D/A转换器,其原理图如图 10所示。

整个 2处用到 D/A转换器, 分别将单片机输出的数字量转换成模拟量, 传送到示波器的 X 轴和 Y 轴。

+5V 10uF+ 0.1uF 17 VCC 4 VREFA 18 VREFB 6 DAC(A’/B 15 (CS’ 16 (WR’ 1 5 14 DI0 13 DI1 12 DI2 11 DI3 10 DI4 9 DI5 8 DI6 7 DI7 3 RFBA 2 OUTA 19 RFBB 20 OUTB D0 D1 D2 D3 D4 D5 D6 D7 +15V 10uF + 0.1uF 四、软件电路设计 1.扫频测量的主程序流程图系统程序应包括监控程序，测试功能管理模块,DDS 控制模块,扫频测试模块, 结果处理模块和显示控制模块等。

2.FPGA 设计本设计中的鉴相器采用了 FPGA 来处理，实现了高精度的数字化测量。

总体框图如图 12 所示。

TLC7528 2 7 OP37 6 10K 3 + 4 10K 7 6 OP37 uo 3 + 4 2 10uF + 0.1uF -15V 图 10 D/A 转换器原理图1 开始向FPGA置累加步长读A/D转换电路初始化将幅度值存入传感器读计数器计算出的相位值输入储存器手动预置扫描频率范围调用显示中断程序自动步进自动预置扫描频率自动预置下限频率点，测256个点１测量结束结束图11 主程序流程图 3.用 D 触发器判断将整形后的被测网络输入信号Ui加到D触发器D端，将整形后的被测网络输出信号Uo’加到触发器的CP端，如图所示，若Uo’超前Ui’，则对应Uo’上升沿处，Ui’为0，则D触发器输出为0。

反之，Uo’滞后Ui’，则D触发器输出为1，将其输出送往单片机，即可判断相移的超前与滞后。

超前Ui’(D Uo’(CP Q Ui’(D Q “0” 74ls74A 滞后Uo’(CP Ui’(D Uo’(CP Q “1” “1” 图 12 D 触发器及其波形图五、数据测试与分析 1.测试仪器 DT9202A 数字万用表 HG—1643 函数发生器Tektionix 电脑一台； FLUKE 数字万用表。

2.测试条件环境温度：25℃，电源电压 220V 市电（加到自制线性稳压电源上）。

3. 测试方法及数据 (1信号源的测试。

用数字频率计测试信号源的频率及步进，用示波器或毫伏表测试峰值电压或有效值。

测试数据如表一所示：表一信号源测试数据 TDS 1001 双踪示波器一台；频 /Hz 率仪器测量值误差/% /Hz 25027 25093 25100 25573 26207 27242 30673 35797 41563 0.001 0.332 0.000 0.681 0.796 0.896 2.243 2.277 3.907 峰值电压 /V 2.04 2.04 2.02 2.03 2.01 2.00 1.99 1.99 1.98 25000 25010 25100 25400 26000 27000 30000 35000 40000 由测试数据可知信号源频率输出满足题目要求。

频率稳定度从频率计的显示数据看，显示的数据的误差范围在 5%以内。

(2双 T 网络的测试用自制信号源测试双 T 网络，测试结果如表二所示。

表二自制信号源测设双 T 网络数据频 /Hz 率电压/V 频率/Hz 0.79 0.68 29960 29980 电压/V 0.12 0.01 频 /Hz 率电压/V 0.23 0.35 29860 29880 30060 3008029900 29920 0.54 0.37 30000 30020 0.00 0.02 30100 30120 0.41 0.55 从上表可以看出，本设计中的双 T 网络的陷波点在 30KHz 处。

由于本题目双 T 网络要求的 K 值很高，实际制作调试中，存在实验条件的限制，双 T 网络的阻带宽度与理论有偏差。

（3）幅频特性测试数据如表 3 所示，相频特性测试数据如表 4 所示。

表 3 幅频特性测试数据频率(KHz 测量值(U 4800 4850 4900 4950 5000 5050 5100 5150 5200 表 4 相频特性测试数据相频率(Hz 测量值(度 4800 4850 4900 4950 5000 5050 5100 5150 5200 六、结论以单片机（MCU）为控制核心，由信号源、被测双 T 网络、检波电路、检相电路及显示等功能模块组成的频率特性测试仪基本完成了题目中要求的基本内容：频率范围在 100Hz-100kHz；以 10Hz 步进扫频；有较高的稳定度和测量精度；能在全频范围和特定频率范围内自动步进测量，可手动预置测量范围及步进频率值。