《微机接口与通讯》平时作业1.从微型计算机的结构分析微处理器与存储器及I/O 的关系，并说明总线结构的优点。

答：微型计算机是以微处理器即CPU 为核心，系统总线连接内存储器和I/O 接口电路而构成的。

微型计算机采用了总线结构，这种结构可以使得系统内部各部件之间的相互关系变为各部件之间面向总线的单一关系。

2.从计算机应用角度分析不同结构、规模、表现形式的微型计算机的应用目标以及性能指标。

答：8 位机，在80年代初期和中期使用。

字符、数字信息，适合于一般的数据处理。

16 位机，可进行大量的数据处理的多任务控制。

32 位机，除用于过程控制、事务处理、科学计算等领域、多媒体处理以及计算机辅助设计、计算机辅助制造等。

单片机，体积小、功耗低，主要应用于智能仪器仪表以及其它控制领域。

个人计算机，适用于家用、商用、教育等各种应用领域。

工程工作站是一种微型化的功能强大的计算机，有速度快、内存大等特点，又有小巧灵活、轻便价廉等优点。

3. 阐述并比较8086、80286、80386、80486、Pentium CPU 的内容结构。

答：80286:四个独立的处理部件，即执行部件EU、总线部件BU、指令部件IU和地址部件AU 。

采用流水线作业方式，使各部件能同时并行地工作。

80386:由六部分组成，即总线接口部件、指令译码部件、执行部件、分段部件和分页部件。

80486:基本沿用80386 的体系结构，由8 个基本部件组成:总线接口部件、指令预取部件、指令译码部件、执行部件、控制部件、存储管理部件、高速缓存部件和高性能浮点处理部件。

Pentium:采用了许多过去在大型机中才采用的技术，迎合了高性能微型机系统需要，其主要体现在超标量流水线设计、双高速缓存、分支预测、改善浮点运算等方面。

4.阐述指令周期、总线周期、时钟周期的相互关系，并举若干条8086CPU 机器指令的执行过程来说明上述三种周期。

答：时钟周期是微处理器动作处理的最小时间单位，一个总线周期由若干个时钟周期所组成。

一个指令周期通常由若个总线周期所组成，对于读取指令代码，就是一个存储器读总线周期。

将微处理器内部累加器中的值写入指定存储器单元中，执行这条指令可能就需要二个总线周期：读总线周期和写总线周期。

读总线周期：写总线周期：T1 ：提供地址T1 ：提供地址T2 ：读信号有效T2 ：写信号有效T3 ：数据有效T3 ：数据有效T4 ：读操作结束T4 ：写操作结束5.给出8086CPU 处于最小模式时的CPU 子系统结构图，并说明组成CPU 子系统的各芯片的功能。

答：结构图如下8084:用于产生系统时钟信号；地址锁存器：用于暂存地址值；数据缓冲器，用于驱动数据。

6.说明一般微处理器的内部组成与外部主要引脚的功能，并说明执行加法指令过程中指令代码和加工的数据在CPU内部各部件流动和外部引脚的信号变化情况。

答：组成微处理器的最基本的部件是运算部件、控制部件、寄存器组和内部数据总线。

外部主要引脚功能：地址线：输出，用于提供存储器或I/O接口的地址。

地址线的位数决定了微处理器的寻址范围。

数据线：双向，用于提供微处理器与外部交换数据的通道。

从累加器存入锁存器的数据和暂存器中的数据通过ALU运算，结果通过内部数据总线存回累加器，输出CPU外部到存存储器或I/O。

运算结果将影响标志寄存器和十进制调整电路，并对下一次运算产生作用。

7.相对实模式，说明保持模式的特点。

答：保持模式的特点：(1)地址由段描述表按“段地址”查到相应描述符，得到的真实地址+偏移(2)32位地址线，拥有4GB的寻址(3)实现虚拟存储和代码保护保持模式比实模式多了以下：(1)寄存器GDR，LDR，IDR，TR，CR3。

(2)数据段，描述符表(GDT，LDT)，任务数据段(TS)，页表。

(3)机制,权限检测(利用选择子/描述符/页表项的属性位)，线性地址到物理地址的映射。

8.阐述计算机三级存储体系中Cache、主存、辅存的特点与作用，并说明目前三类存储器由哪些类型的存储器承担，其存储器特性有什么特征。

答：Cache：组成：高速SRAM ;特点：快速的存取性能，用于存放CPU访问频度最高的数据。

主存：组成：DRAM ;特点：速度和容量介于Cache和辅存，用于存放CPU当前执行的程序和所需要的数据。

辅存：组成：磁盘、磁带、光盘等；特点：存储容量大，用于后备的程序和数据。

三级存储体系的目标：存储体系的速度入接近Cache,存储体系的成本接近于辅存。

9.说明半导体存储器的内部结构，并比较静态RAM和动态RAM在存储原理、外部特性、性能指标等方面的异同。

答：半导体存储器芯片的内部结构基本相同，都是由存储体和外围电路二部分组成。

存储体是由一系列按行/列排列的基本存储单元所组成。

外围电路由地址译码器、I/O电路、10.以静态RAM作为内存储器，比较并联组合和串联组合，说明地址线、数据线、控制线的连接要点。

答：并联组合：8片芯片为1组，一旦选中，则同时工作，或者输入，或者输出。

数据线：每片存储器芯片数据线连至CPU不同位的数据线。

地址线：每片地址线的连接都相同，与CPU的地址线相连接。

控制线：每片的控制线连接都是相同。

读写控制线连CPU的读写控制线。

串联组合：CPU用高位地址选择存储器芯片，用低位地址选择赶集器芯片中的存储单元。

同一时刻，CPU访问一个存储器芯片中的一个存储单元。

数据线：存储器芯片的数据线与CPU的数据线直接相连。

地址线：存储器芯片的地址线与CPU低位地址线直接相连，用于选择芯片内的存储单元。

控制线：存储器的读写控制线与CPU的读写控制线直接相连，存储器的片选信号线由高位地址线经译码产生。

11.一般CPU地址总线可寻址的范围比系统实际使用的内存容量要大。

试举一地址译码电路为例，说明地址译码器的片选端和译码输入端应连接CPU的什么信号线，并分析该译码电路的各译码输出端所对应的存储器地址范围。

答：用8K衣8的存储器芯片组成的16KB RAM电路，低位地址线A12 —A0直接连至每一片的6264芯片的地址输入端，高位地址线经译码以后产生片选信号，分别连接到2 片6264的片选输入端。

地址译码器74LS138是一个常用的3 —8译码器，当地址A19 —A16 = 1110时，该译码器选中，也就是说，该译码器Y7 —Y0输出的地址范围为EOOOOH—EFFFFH。

其中：当A15 —A13 = 000时，Y0 输出有效，其地址范围为E0000H —E仆FFH ;当A15 —A13 = 001时，Y1输出有效，其地址范围为E2000H —E3FFFH。

12.针对动态RAM的地址线分行列输入以及刷新行地址的输入，与静态RAM的接口电路相比较，说明其存储器接口电路有什么特点。

答：(1)同静态RAM , CPU输出的地址总线高位部分用于进行地址译码产生片选信号，地址总线的低位部分用于选择存储器内部的存储单元。

但是，由于动态RAM的地址输入是分行、列进行的，因此不能直接将CPU的低位地址线直接连至存储器的地址线输入，而是需要将这部分地址一分为二，按行、列分时输入存储器。

(2)由于动态RAM有刷新要求，既需要刷新控制信号，也需要为动态RAM提供刷新地址，因此，作为动态RAM的连接，还需要有一个产生刷新地址的电路，并通过选择电路，能在需要刷新时候将刷新地址送入动态RAM13.通过通常I/O接口电路的结构，阐述I/O接口电路的功能。

答：I/O接口是为了协调CPU与各种外设间的矛盾(不匹配)而设臵的介于CPU和外设之间的控制逻辑电路。

因此，接口电路要面对CPU和外设两个方面，I/O接口有以下功能：(1)数据缓冲和锁存功能(2)接收和执行CPU命令的功能(3)信号电平转换功能(4)数据格式变换功能(5)中断管理功能(6)可编程功能对一个具体的接口电路来说，不一定都要求具备上述功能，不同的外设，不同的用途，其接口功能和内部结构是不同的。

14.与存储器映象寻址方式相比较，说明独立I/O 寻址方式的特点。

答：( 1)存储器映象寻址方式的编址方式是把系统中的每一个I/0 端口都看作一个存储单元，并与存储单元一样统一编址。

而I/O 单独编址方式对系统中的输入输出端口地址单独编址，构成一个I/O 空间；(2)存储器映象寻址方式把I/O 地址映射到存储空间，作为整个存储空间的一小部分，而I/O单独编址方式不占用存储空间，而是用专门的IN 指令和OUT 指令来访问这种具有独立地址空间的端口；15.比较无条件传送方式、程序查询方式、中断方式以及DMA 方式这四种数据传送方式，在硬件电路、CPU 作用、应用范围等方面阐述其特征。

答：无条件传送方式主要应用于己知或固定不变的低速I/O 接口设备或无须等待时间的I/O 设备。

若是输入设备则直接使用三态缓冲器和数据总路线相连，CPU 在执行输入指令时，外设的数据是准备好的。

若是输出设备，要求接口具有锁存功能，以使CPU 送出的数据在接口电路的输出端保持一些时间。

程序查询方式的接口电路除了有传送数据的端口以外，还要有传送状态的端口。

对于输入过程来说，当外设将数据准备好时，则使接口的状态端口中的“准备好”标志位臵成有效，表示当前输出数据端口己经处于“空闲”状态，可以接收下一个数据。

DMA 方式数据传送不需要CPU 介入，由DMA 控制器直接控制数据完成存储器和I/O 之间的传送，采用DMA 控制器的硬件代替了原来的软件来控制数据的传送，且不需进行保护现场和恢复现场之类的额外操作，因此数据传送速度快、I/O 响应时间短、CPU 额外开销小，但增加了系统硬件的复杂性和提高了系统的成本。

16.以8086CPU 为例，说明中断响应和中断返回的过程。

在说明此过程中，如何保证优先权最高的中断申请源能得到CPU 的中断服务。

答：CPU响应中断： (1 )关闭中断(为禁止CPU响应其它中断申请);(2)保护断点现场信息(通常将断点和标志寄存器内容入栈) ； ( 3)获得中断服务入口地址，转中断服务程序。

一旦CPU响应中断，就可转入中断服务程序中：(1 )保护现场；(2)开中断；(3)中断服务； (4)关中断；(5)恢复现场； (6)开中断返回。

17.叙述Intel 8259 中断控制器的功能以及编程方法。

答：(1) 单片8259A 可以连接8个中断源，多片8259A 连接后，可以控制多达64个中断源；(2)可以设臵中断源的中断类型号；在CPU应答后，能自动地向CPU发送中断类型号；(3)能管理中断源的优先级，并有固定优先级(自动嵌套方式)和循环优先级(相等优先级)两种管理方式；(4)可以设臵中断请求的方式(电平方式和脉冲方式) 。

8259A必须先进行初始化编程，后进行工作编程。

初始化命令共预臵4个命令字ICW1〜ICW4。