2
一、存储器的分类
1. 按存储器的系统结构划分：
1. 主存储器(内存、主存）
2. 辅助存储器（外存)
3. 高速缓冲存储器cache
2. 按存储介质分类
1. 半导体存储器---用半导体器件组成的存
储器称为半导体存储器。如晶体管－晶体
管逻辑组成的TTL存储器、MOS六管存储器
等；
2. 磁性材料存储器：磁盘、磁带；
……
……
00 1 1 1 1 1 1 1 1 11 11 11 1111
3E000H
…3FFFFH14
全地址译码方 式
若Y7=0，必需使： CBA=111 G2A=0 G2B=0 G1=1
D0 ~ D7 A0 A12
MEMW
MEMR
AA1198 AA1176 A15 A14 A13
+5V
&
G1
Hale Waihona Puke ≥1个存储单元，每个存储单元存储8位二进制信 息。 再如：DRAM芯片NMC41257的容量为256K×1， 即它有256K个单元，每个单元存储1位二进制 信息; 2、存取时间TA 存取时间又称存储器访问时间，即从启动一次 存储器操作到完成该操作所需要的时间；如 5 从发出读操作到读操作完成。
3、存储周期TC 连续启动两次独立的存储器操作所需的最小时间 间隔。存储器在完成上一次操作后不能马上启动下一 次存储器操作，需要有一定的延迟时间。所以存储周 期大于存取时间。 采用MOS工艺的存储器，存取周期为几十到几百ns 以下，双极型RAM存取周期最快可达10ns以下。 4、可靠性
3E000H
…3FFFFH15
部分地址译码方式
仅仅使用系统地址总线的一部分，通常是使用 高位地址总线的一部分进行译码输出作为片 选信号，而低位地址信号线与存储芯片的地 址线一 一相连。
部分地址译码方式使地址出现重叠区；
16
AE000~AFFFFH BE000~BFFFFH EE000~EFFFFH FE000~FFFFFH
3. 光盘等；
3
半导体存储器分类 c
b
1. 随机存储器：
e
1. 双极型半导体RAM，是以晶体管触发器作为基
本存储电路，TTL电路；高速，功耗大、集成
度低，成本高；
2. MOS型RAM（Metal Oxide Semiconductor)低
速，功耗低、成本低、集成度高； 1. 静态SRAM是以双稳态触发器作为存储元 D
2. 8根数据线，与系统 数据总线相连；
3. CS1，CS2两根片选 信号线；
4. OE输出允许信号； 5. WE写允许信号；
NC 1
A12
2
A7
3
A6
4
A5
5
A4
6
A3
7
A2
8
A1
9
A0
10
D0
11
D1
12
D2
13
GND 14
28 Vcc 27 WE
26 CS2
25 A8 24 A9 23 A11 22 OE 21 A10 20 CS1
第5章
存储器系统
A. 内存储器的工作原理 B. 内存储器与CPU的连接
1
5.1 概述
1. 能够保存一位二进制信息的具有记忆功能 的单元电路叫一个存储元，比如一个电容 就可以是一个存储元；
2. 8个存储元构成一个存储单元，可以保存一 个字节的二进制信息；
3. 许多存储单元构成了存储器； 4. 存储器有两种基本操作：读操作和写操作；
13
8088系统 BUS
D0 ~ D7
A0
SRAM6264 D0 ~ D7 A0
全地址译码方 式
A12
A12
MEMW
WE
+5V
CS2
MEMR
OE
A19
1
A18
1
A17 A16
&
A15
A14
A13
CS1
A19A18 A17A16 A15A14A13A12 A11A10A9A8 A7A6A5A4 A3A2A1A0 00 1 1 1 1 1 0 0 0 00 00 00 0000
故障间隔平均时间MTBF约为5×106 ~1×108小时
5、功耗 低功耗器件可提高可靠性；
6
5.2.1、静态随机存储器SRAM 保持信息
写操作
VCC
读操作
T3 T5
A
T4 T6
B
T1
T2
X地址选择线
T7
I/O
Y地址选择线
T8
I/O
六管静态基本存储电路—双稳态触发器
7
1. 6264存储芯片
1. 13根地址信号线通 常接系统地址总线 的低13位；
2. 动态DRAM是用电容存储信息，需要刷G 新；
2. 只读存储器ROM
S
1. 掩膜式ROM
2. 可编程式PROM
3. 可擦除可编程式EPROM
4. 电可擦除可编程式E2PROM
4
5.1.3 存储器芯片的主要技术指 标
1、存储容量 存储容量＝存储单元个数×每个存储单元位数 如：SRAM芯片6264，它的容量为8KB。它有8K
G2B
&
G2A
C
B
A
D0 ~ D7
A0 SRAM6264
A12 WE CS2 OE
CS1
Y7
138译码器
A19A18 A17A16 A15A14A13A12 A11A10A9A8 A7A6A5A4 A3A2A1A0 00 1 1 1 1 1 0 0 0 00 00 00 0000
……
……
00 1 1 1 1 1 1 1 1 11 11 11 1111
19 D7 18 D6 17 D5
16 D4 15 D3
8
twc
A0 ~ A12
CS1 CS2
tw WE
D0 ~ D7
tDW SRAM 6264 写操作时序图
9
A0 ~ A12
CS1 CS2
OE
tRW tOE
D0 ~ D7
tCO
SRAM 6264 读操作时序图
10
根据地址线的根数，SRAM芯片分为：
存储器地址译码的方法： 1. 全地址译码方式 2. 部分地址译码方式
12
地址译码的方法
全地址译码方式 使用CPU系统提供的全部地址总线；即所有的
高位地址线译码输出作为片选信号，低位地 址信号线与存储芯片的地址线一 一相连。这 样，每个存储单元在整个内存空间中具有唯 一 的一个地址； 对于6264芯片，用CPU系统中低13位地址信号 （A0~A12）决定6264芯片中每个存储单元的 地址，用高7 （A13~A19）位地址信号决定芯 片在整个内存中的地址边界。
11
13
14
15
16
6116
6264 62128 62256 62512
2KB
8KB 16KB 32KB 64KB
根据数据线的根数，可以判断芯片中一个存储 单元能保存多少位二进制信息；
11
3. SRAM芯片的应用
如何使用存储器芯片，即如何实现它与系统的 连接，关键的问题是如何安排芯片的地址 范围使其满足用户的要求；