目录第一部分实验开发系统概述及使用说明.............................................................. １第一章EDA实验系统 ....................................................................................... １第二章EDA/SOPC实验系统 ............................................................................ ７第二部分实验部分............................................................................................ １０实验一EDA工具基本操作与应用 ........................................................... １０实验二计数器设计..................................................................................... ２４实验三串入/并出移位寄存器实现 ........................................................... ２６实验四四人抢答器设计............................................................................. ２８实验五序列检测器设计............................................................................. ２９实验六DDS信号源的设计........................................................................ ３０实验七交通灯控制器设计......................................................................... ３１实验八数字钟设计..................................................................................... ３２实验九出租车计费器设计......................................................................... ３３实验十频率计的实现................................................................................. ３４附录——FPGA接口对照表 ............................................................................ ３５第一部分实验开发系统概述及使用说明第一章EDA实验系统一、实验系统概述此系列实验系统针对数字电路设计CPLD/FPGA及模拟电路设计技术有一总体上的概念。
其中II、III型均为数字电路设计实验开发系统，IV、V型为数、模混合可编程器件实验开发系统。
这些系列设备都能不同程度地满足高校的现代电子技术EDA教学和数字电路及其它相关实验课程的要求。
由于可编程器件的设计灵活性，其系统更能满足高校的相关课程设计，毕业设计及大学生电子设计竞赛等。
对于程度较高的同学，本系统极其丰富的功能单元和可搭接的灵活性，使他们完全能够做出超出大纲要求的具有复杂性和创造性的综合实验。
同时该系统也是从事教学及科研的广大教师和电子工程师的理想开发工具。
希望读者能从中得到裨益，并提出宝贵的改进意见。
二、配套软件Max+plus II 10.0基础版(商业版见报价单及相关资料说明)1.运行环境Win95/982.层次化设计支持3.原理图输入支持4.文本输入支持5.AHDL输入支持6.VHDL输入支持7.原理图设计宏库基本库8.仿真和时序分析支持9.逻辑综合支持10. 硬件编程/下载支持11.支持芯片Max7000全系列（如7000A、7000B、7000E、7000S等）和Max9000系列等Flex6000、8000、10K（如10K系列的10K10、20、30、50、10K100等）、10KE系列等三、系统硬件组成（一）IV型实验箱结构组成：1．CPLD/FPGA适配器板：标准配置是本公司的EPF10k10或MAX7128接口板。
主要负责整个系统与不同公司不同类型的芯片实现通讯，下载接口是数字芯片的下载接口（DIGITAL JTAG），主要用于CPLD/FPGA芯片的数据下载。
该适配器板目前我公司提供有Altera、Lattice、Xilinx公司的不同门数的芯片。
也可根据客户需求专门订做。
２．扫描驱动类接口：1）8位八段数码管显示输出系统的显示采用8位8段共阴极数码管（高电平有效），所对应的接口序号为：8位段驱动接口：a、b、c、d、e、f、g、Dp；8位位驱动采用3-8译码产生，对应的接口为：SEL0~SEL2，悬空为高电平，其具体的对应关系如下表所示：LED数码管显示接口及对应的显示状态１2）4×8键盘输入本矩阵键盘为4×8键盘，其接口电路原理图如图Y-5所示，I/O口分别为KIN0、KIN1、KIN2、KIN3、SEL0、SEL1、SEL2，其中SEL0、SEL1、SEL2位于16×16点阵区。
3）16×16位发光二极管（LED）点阵E2PROM（2864），用来保存字符数据信息，接口序号为：数据线：D0~D7；地址线：A0~A11；片选线：/CE；读有效信号线：/OE；写有效信号线：/WE。
16×16点阵显示，各驱动接口为：第一行到第十六行对应的为L0~L15，第一列到第十六列驱动采用3-8译码，对应的接口为SEL0~SEL3。
具体对应关系见下表：3．通用数字式接口1）18个按键开关。
2）18个拨码开关。
２3）12红、黄、绿发光二极管按交通灯形式排列。
4）8位直线排列LED等。
4．模拟器件及接口1）扬声器（高电平TTL驱动）。
2）AD558数/模转换（8位，0~5V电压输出）。
有两种输出方式。
第一种，将短路子接在左侧的两个铜柱上，Ｄ／Ａ转换输出到Ｄ／ＡＯＵＴ区域的６个孔输出；第二种，将短路子接在右侧的两个铜柱上，Ｄ／Ａ转换输出接到ＬＭ３５８的同相输入端。
3）LM358单电源二运放。
与AD558配合，将ＡＤ５５８的输出接到ＬＭ３５８的同相输入端，作为他的同相输入信号；在ＬＭ３５８的右上脚，有ＴＥＳＴＩＮ模块，他的信号可作为ＬＭ３５８的反相输入端。
5．模拟信号源模块模块中第一排端口为输入口，第二排端口为输出口，分别说明如下：Diff IN：需差分转换信号输入口；Mux IN1：需叠加信号1输入口；Mux IN2：需叠加信号2输入口；Diff OUT+：差分信号正极性输出端口，为Diff IN差分后的信号；Diff OUT-：差分信号负极性输出端口，为Diff IN差分后的信号；Mux OUT：叠加信号输出端口，为Mux IN1与Mux IN2相加后的信号；SIN_OUT 312KHz：正弦信号312KH Z输出端口；6．支持模拟可编程器件支持Lattice公司的Pac10、20、80芯片组，并增添了单片机和一些信号源。
本系统适合做数摸混合电路实验及单片机和可编程器件系统实验，还可方便的扩展部分接口实验等。
7．其它：1）E2 PROM 28642）连线若干。
3）双时钟源（从4MHZ~1HZ）。
4）可变电阻器，产生可变的模拟电压量（0~5V）。
5）支持JTAG方式的下载编程接口。
6）可扩展单元（类似面包板）。
EDA-IV实验箱结构框图如下：图1 EDA-IV型实验箱结构框图３图2 EDA-IV型实验箱结构图1、单片机接口模块本单片机为开放性设计，可自由下载程序，对整个系统无任何影响。
可以实现CPLD/FPGA 与单片机的接口实验，以及高级的FPGA开发，其对应的接口为：P0口：D0～D7；P1口：P10～P17；P2口：P20～P27；复位信号输出：RESETP3口分别对应为：/RD、/WR、RXD、TXD、T0、T1、INT0、INT1其他接口为：ALE、PSENRESET复位端口提供一高电平脉冲。
2、可调数字信号源时钟信号源可产生从1.2Hz～20MHz之间的任意频率。
该电路采用全数字化设计，提供的最高方波频率为20MHz，最低频率为1.2Hz，并且频率可以在这个范围办内随意组合变化。
整个信号源共有六个输出口（CLK0～CLK5），每个输出口输出的频率各不相同，通过JP1～JP11这11组跳线来完成设置的，其中：CLK0输出口的频率通过JP7（CLK0）来设置的，这样输出的时钟频率种类为20MHz、10MHz、5MHz、2.5MHz、1.25MHz；CLK1输出口的频率通过JP1（F_SEL1）及JP8（CLK1）来设置，输出频率对应的关系为：F CLK1=20MHz×F_SEL1×CLK1CLK2输出口的频率通过JP1（F_SEL1）、JP2（F_SEL2）及JP9（CLK2）来设置，输出频率对应的关系为：F CLK2=20MHz×F_SEL1×F_SEL2×CLK2CLK3输出口的频率通过JP1（F_SEL1）、JP2（F_SEL2）、JP3（F_SEL3）及JP10（CLK3）来设置，输出频率对应的关系为：F CLK3=20MHz×F_SEL1×F_SEL2×F_SEL3×CLK3CLK4输出口的频率通过JP1（F_SEL1）、JP2（F_SEL2）、JP3（F_SEL3）、JP4（F_SEL4）及JP11（CLK4）来设置，输出频率对应的关系为：F CLK4=20MHz×F_SEL1×F_SEL2×F_SEL3×F_SEL4×CLK4CLK5输出口的频率通过JP1（F_SEL1）、JP2（F_SEL2）、JP3（F_SEL3）、JP4（F_SEL4）、JP5（F_SEL5）及JP6（CLK5）来设置，输出频率对应的关系为：F CLK5=20MHz×F_SEL1×F_SEL2×F_SEL3×F_SEL4×F_SEL4×CLK5４比如要得到1.2Hz的信号,短路子的设置如下:JP1 F_SEL1：1/16JP2 F_SEL2：1/16JP3 F_SEL3：1/16JP4 F_SEL4：1/16JP5 F_SEL5：1/16JP6 F_SEL6：1/16JP7 CLK0： 1.25M信号输出CLK5。