• 主要解决办法：
Salicidation （硅化物沉积）
25
作业7
1. 解释下列名词： 多晶硅栅电极中的多晶硅耗尽效应
复习题（不用交）
1. 了解栅工程：金属栅（Silicide），高k栅绝缘层 2. 了解超浅结（USJ）
26
增益b
（复习）栅极氧化层减薄的限制
• 栅极氧化层减薄带来的不良后果：
– 泄漏电流: 增加功耗，器件特性劣化 – 可靠性：器件失效，影响寿命 – 多晶硅栅耗尽和反型层量子化：栅电容下降，
有效氧化层厚度增加
6
场效应晶体管技术和工艺的发展趋势 (Intel)
回顾
7
（复习）
1975，金属栅极NMOS
1980，CMOS with self-aligned（复习） poly-Si gate
1
第三章 硅基纳米CMOS器件技术
本章内容
1、MOSFET的演变（历史） 2、亚微米、 深亚微米MOS器件（85’-） 3、新型MOS器件（00’-） 4、SiP与3D集成（10’-）
2
2、亚微米、 深亚微米MOS管器件
• 漏工程
– LDD，FOND
• 沟道工程
– Halo，逆向掺杂（retrograde）结构
• 栅工程
– 金属栅（Silicide），高k栅绝缘层（MGHK）
• 超浅结（USJ）
（3）栅工程
• 优化栅材料和栅结构，以克服短 沟道效应
• 分两部分
– 栅电极
• 导电率，功函数
– 栅介质层
• 介电常数 • 厚度
3
栅极材料的要求
• 栅极材料的一般要求：
– 电阻率低 – 合适的功函数 – 热稳定性 – 机械和化学稳定性 – 与栅介质层附着力
场效应晶体管技术和工艺的发展趋势 (Intel)
19
三个问题
1. 为什么要超浅结（ USJ）？ 2. 如何实现超浅结（USJ）？ 3. 超浅结（USJ）的负效应?
为什么要超浅结（ USJ）？
20
（复习）
器件尺寸等比例缩小(Scaling-down)原理
70年代由IBM的Dennard等人提出
R H Dennard, et al, IEEE J. Solid State Circuit, SC9, 5, 256, 1974.
• 金属栅
4
多晶硅栅电极中的多晶硅耗尽效应
• 随着器件尺寸的缩小，tox<10nm，多晶硅的耗尽 层的影响无法忽略，对器件的阈值电压和I-V特性 造成影响，通常称之为多晶硅耗尽效应 n+多晶硅耗尽 效应示意图
• 多晶硅耗尽效应后果：有效栅压降低
（复习） MOS能带图
反型层量子化
多晶硅耗尽
5
（复习）多晶硅栅耗尽和反型层量 子化对MOS器件特性造成影响
（复习）
短沟道效应（SCE）原因
VS
D
S/D控耗尽区
n+ rj
depletion region
Small L:
S
D
S/D控耗尽区
22
（复习）
短沟道效应（SCE）原因
• 短沟道效应是耗尽区由长方形L*W变为梯形((L+L’)W/2)，使得 电荷减少造成。即：栅感应电荷的源、漏PN结空间电荷区共 享
结果：Gate-last性能更好！
11
gate-first和gate-last工艺步骤简介 gate-first和gate-last优缺点比较
12
典型的Gate-last MGHK工艺
• 替代栅MOSFET工艺 • 图4.28
化学机械抛光（CMP）
13
FUSI
Gate-first Gate-last FUSI
16
（3）栅工程
• 优化栅材料和栅结构，以克服短 沟道效应
• 分两部分
– 栅电极
• 导电率，功函数
– 栅介质层
• 介电常数 • 厚度
部分内容在第二章“栅氧化层厚度限制”一节中已介绍
栅极绝缘层材料的要求和发展
• 要求：
– 低缺陷密度、低漏电流、高抗击穿强度、好的稳 定性
发 – 超薄SiO2 – 超薄氮氧硅（SiOxNy，掺氮的二氧化硅）
24
如何实现超浅结（USJ）？
低能量离子注入+快速热退火 （RTP）
（Low Energy Implantation +rapid thermal annealing （to activate the dopants）） Gas Immersion Laser
Doping (GILD)
USJ的负效应：寄生电阻问题
FUSI优缺点
• W. P. Maszara(AMD), Fully Silicided Metal Gates for High-Performance CMOS Technology: A Review, Journal of The Electrochemical Society, 152(7),G550-G555 (2005)
栅极材料的发展
• 铝栅 • 重掺杂多晶硅栅：
– 自对准，减少寄生效应 – 缺点：电阻率高，寄生电阻
• 掺杂多晶硅-金属硅化物复合栅
– 减小了寄生电阻
• 双掺杂多晶硅栅
– 亚微米器件，为抑制短沟道效应，pMOSFET采用P+多晶硅 – 问题：带来硼扩散，出现掺氮的二氧化硅介质层来解决 – 问题：器件缩小时，多晶硅耗尽效应越来越严重
NiSi的功函数
• W. P. Maszara(AMD), Fully Silicided Metal Gates for High-Performance CMOS Technology: A Review, Journal of The Electrochemical Society, 152(7),G550-G555 (2005)
15
NiSi栅极 MOSFET
Silicide by ion implantation • W. P. Maszara(AMD), Fully Silicided Metal Gates for High-Performance CMOS Technology: A Review, Journal of The Electrochemical Society, 152(7),G550-G555 (2005)
• MOS结构中先做源漏还是先做栅极？
Intel 45nm的gate-first和gate-last工艺
• C. Auth et al. (Intel Corp.), 45nm High-k + Metal Gate Strain-Enhanced Transistors, 2008 Symposium on VLSI Technology
展 • 介电常数高于二氧化硅，界面缺陷态高，降低迁移率
– 高介电常数栅介质材料（HK，high k）
17
栅介质材料性质
• 表4.2 高介电常数栅介质
（复习）
18
（4）超浅结
（ Ultra Shallow Junction，USJ）
• 减小结深，可以减弱SCE，帮助改善源漏 穿通
• 要考虑的问题：串联电阻、热载流子效应 （电场增加）
VT
Qdep Cox
2F
ms
参见：公式5.3.13； Qdep=耗尽区电荷
问题加剧： 结深的scaling-down落后于沟道长度
• 原因：工艺难度大 23
如何实现超浅结（USJ）？
低能量离子注入+快速热退火（RTP） （Low Energy Implantation +rapid thermal annealing （to activate the dopants）） Gas Immersion Laser Doping (GILD)
• W. P. Maszara(AMD), Fully Silicided Metal Gates for High-Performance CMOS Technology: A Review, Journal of The Electrochemical Society, 152(7),G550-G555 (2005)
栅极电极功函数与阈值电压关系
• 阈值电压：
DWf：栅极与衬底功函数差 • 选择不同的栅极材料可以调控阈值电压
IEEE J. Solid State Circuit, SC-9, 5, 256, 1974
14
实现不同功函数的栅极的工艺方法
• W. P. Maszara(AMD), Fully Silicided Metal Gates for High-Performance CMOS Technology: A Review, Journal of The Electrochemical Society, 152(7),G550-G555 (2005)
基本原理
（复习）
CE率（恒电场率）：缩小后加在栅氧化层上的电场不变
IEEE J. Solid State Circuit, SC-9, 5, 256, 1974
21
CE率结果
（复习）
• k：尺寸缩小因子
IEEE J. Solid State Circuit, SC-9, 5, 256, 1974
43
微纳电子器件
陈军
课程内容简介
• 微纳电子器件发展
1. MEMS/NEMS器件 2. 柔性微纳电子器件 3. 真空微纳电子器件
1. 硅基CMOS器件 的发展
2. 小尺寸硅基 CMOS器件面临 的问题
3. 硅基纳米CMOS 器件技术
1. 碳纳米管和纳米线器件 2. 石墨烯纳米电子器件 3. 其它新型纳电子器件