【摘要】集成电路设计涵盖了微电子、制造工艺技术、集成电路设计技术的众多内容，目前国内外对集成电路设计人才需求旺盛。

集成电路的应用则覆盖了计算机、通信、消费电子等电子系统的集成与开发，随着电子信息产业的发展，使国内对高层次系统设计人才的需求也在不断增加。

【关键词】集成电路【目录】一、国际集成电路设计发展现状和趋势（1）国际集成电路设计发展现状（2）国际集成电路设计发展趋势二、集成电路CDM测试（1）简介（2）小尺寸集成电路CDM测试（3）测试小器件时面临的问题（4）使用夹具固持小器件（5）支持模版（6）小结三、自制COMS集成电路测试仪（1）测试仪电路构成及原理（2）测试举例将各型号的集成电路制作成卡片（3）小结四、CMOS集成电路使用时的技术要求（1）CMOS集成电路输入端的要求（2）防静电要求（3）接口与驱动要求一、国际集成电路设计发展现状和趋势信息技术是国民经济的核心技术，其服务于国民经济各个领域，微电子技术是信息技术的关键。

整机系统中集成电路采用多少是其系统先进性的表征。

1）国际集成电路设计发展现状在集成电路设计中，硅技术是主流技术，硅集成电路产品是主流产品，占集成电路设计的90%以上。

正因为硅集成电路设计的重要性，各国都很重视，竞争激烈。

产业链的上游被美国、日本和欧洲等国家和地区占据，设计、生产和装备等核心技术由其掌握。

世界集成电路大生产目前已经进入纳米时代，全球多条90纳米/12英寸生产线用于规模化生产，基于70与65纳米之间水平线宽的生产技术已经基本成形，Intel公司的CPU芯片已经采用45纳米的生产工艺。

在世界最高水平的单片集成电路芯片上，所容纳的元器件数量已经达到80多亿个。

2005年，世界集成电路市场规模为2357亿美元，预计到2010年其总规模将达到4247亿美元。

2008年，世界集成电路设计继续稳步增长，产业周期性波动显现减小状况，企业间的并购或合并愈演愈烈，竞争门槛拉大，技术升级步伐加快，新产品和新应用纷纷涌现。

就整体市场来看，近年来增长的主要动力来源于PC、手机和数字播放器等产品的高速成长，市场需求向多样性发展。

DRAM市场销售额增速最快。

以集成电路为核心的电子信息产业目前超过了以汽车、石油和钢铁为代表的传统的工业成为第1大产业，成为改造和拉动传统产业迈向数字时代的强大引擎和雄厚基石。

全球的集成电路销售额1999年为1250亿美元，以集成电路为核心的电子信息产业的世界贸易总额约占世界GNP的3%，现代经济发展数据表明，每l~2元集成电路产值，带动10元左右电子工业产值的形成，进而带动100元GDP的增长。

发达的国家国民经济总产值增长部分的65%目前与集成电路相关。

预计在今后的10年内世界集成电路销售额将以年均15%的速度增长，于2010年将达到6000~8000亿美元。

作为当今世界经济竞争的焦点，拥有自主版权的集成电路日益成为经济发展的关键、社会进步的基础、国际竞争的筹码和国家安全的保障。

2）国际集成电路设计发展趋势集成电路最重要生产过程包括：开发EDA（电子设计自动化）工具，应用EDA进行集成电路设计，根据设计结果在硅圆片上加工芯片（主要流程为薄膜制造、曝光和刻蚀），对加工完毕的芯片进行测试，为芯片进行封装，最后经过应用开发将其装备到整机系统上与最终的消费者见面。

1、SOC将成为集成电路设计的主流SOC(SystemOnaChip)的概念最早源于20世纪90年代，SOC是在集成电路向集成系统转变的过程中产生的。

集成电路设计是以市场应用为导向而发展的，而在将来市场应用的推动下SOC已经呈现出集成电路设计主流的趋势，因为其具有低能耗、小尺寸、系统功能丰富、高性能和低成本等特点。

在高端或低端的产品中，SOC的应用正日益广泛。

2007年，SOC产品的销售额达到347亿美元，平均年增长率超过20%。

SOC是至今仍在发展的产品种类和设计形式。

SOC发展重点主要包括：总线结构及互连技术，直接影响芯片总体性能的发挥；软、硬件的协同设计技术，主要解决硬件开发和软件开发同步进行问题；IP可复用技术，如何对其进行测试和验证；低功耗设计技术，主要研究多电压技术、功耗管理技术，以及软件低功耗应用技术等；可测性设计方法学，研究EJTAG设计技术和批量生产测试问题；超深亚微米实现技术，研究时序收敛、信号完整性和天线效应等。

SOC将推动着其它类型系统技术发展。

最初发展SOC设计技术是为实现定制产品的大规模生产，SOC技术发展动力与ASIC产品类似，可说是由ASIC最直接演化而来的。

SOC 首要目标始终是降低设计成本和实现高系统集成度。

SOC设计目标是对现有模块或“核”的重复应用，进而实现重复利用效率的最大化。

SOC也表现为各种种类产品的融合，其实现了很多其它系统模块的整合，例如，ASIC、MPU和Memory等，进而实现系统功能和系统集成度的大幅度提升。

由于自身的优异特点，SOC技术越来越受到市场的青睐。

而集成电路工艺技术发展又极大地推动着SOC技术的进一步发展，使得SOC技术与其它（例如，MPU和DRAM等）技术一起发展，将成为集成电路设计的主流。

2006年，最引人注目的SOC产品，就是英特尔公司继奔腾Ⅳ之后新一代微处理器Coreduo和CoreⅡduo芯片。

2、IP复用技术将更完善对SOC的界定必须包括3个方面。

首先SOC应该由可设计复用的IP核组成，IP核是具有复杂系统功能的独立VLSI模块。

其次IP核应该广泛采用深亚微米以下工艺技术。

再次在SOC中可整合多个MPU、DSP、MCU或其复合的IP核。

由此可见，在功能、工艺和应用技术上，SOC的应用起点相当高，而IP核的可重复性设计是SOC技术实现应用的关键。

由于系统复杂性越来越高，以及对更短上市时间的追求，设计的复杂性也相应成指数性增加，提高设计生产率已经成为集成电路设计业主要目标。

其中IP复用设计正在成为越来越多厂商的选择。

IP复用设计是SOC实现的主要基础。

把已经优化的子系统甚至系统级模块纳入到新系统设计中，实现集成电路设计能力的飞跃。

基于平台的SOC设计技术和硅知识产权(SIP)的重用技术是SOC产品开发的核心技术，是将来世界集成电路技术制高点。

IP 复用设计是加快设计进程和降低成本的有效方法。

IP复用设计目前已经在集成电路设计中被广泛应用，而且也形成了专门生产可复用IP核的产业和生产商。

可复用IP核根据实现性不同可分为以HDL语言形式提交的软核、经过完全布局布线的网表形式提供且不能由系统设计者修改的硬核和结合了软核硬核两种形式的固核3种。

因为有不同的厂商参与可复用IP核的生产，为了不同可复用IP核之间良好对接和加快可复用IP知识产权交易发展，而需要标准。

业界成立了多个国际组织推动可复用IP核标准的建立，例如，VSIA协会、OPENMORE计划等。

3、设计线宽将逐渐降低主流集成电路设计目前已经达到0.18~0.13µm，高端设计已经进入90nm，芯片集成度达到108~109nm数量级。

根据2003年ITRS(InternationalTechnologyRoadmapforSemiconductor)公布的预测结果，将实现特征尺寸2007年的65nm、2010年的45nm、2013年的32nm、2016年的22nm量产。

产品制造的实现以设计为基础，相应的设计方法同期将达到相应的水平。

4、设计可行性与可靠性将得到提高随着集成电路设计在规模、速度和功能方面的提高，EDA业界努力寻找新设计方法。

将来5～10年，伴随着软件和硬件协同设计技术、可测性设计技术、纳米级电路设计技术、嵌入式IP核设计技术和特殊电路工艺兼容技术等出现在EDA工具中，EDA工具将得到更广泛应用。

EDA工具为集成电路的短周期快速投产提供了保障，使全自动化设计成为可能，同时设计的可行性和可靠性也能得到提高。

5、可编程逻辑器件将发挥更广泛作用可编程逻辑器件(PLD)，尤其是现场可编程门阵列(FPGA)，是近几年来集成电路发展最快的产品。

PLD将在今后的5～10年中发挥更广泛作用。

同时PLD的应用，以及集成电路设计流程将更简化，设计周期将缩短，同时设计成本和制造成本将进一步降低。

6、设计与整机系统结合将更紧密将来5～10年，集成电路设计将围绕应用展开，64位甚至128位CPU，以及相关产品群开发、3C多功能融合的移动终端芯片组开发、网络通信产品开发、数字信息产品开发和平面显示器配套集成电路开发等将成为集成电路设计面向的主体。

集成电路的集成度和产品性能每18个月有一倍的增加。

随着信息产品市场需求的增长，尤其通过通信、计算机与互联网、电子商务、数字视听等电子产品的需求增长，世界集成电路市场在其带动下高速增长。

二、集成电路CDM测试1）简介集成电路(IC)的静电放电(ESD)强固性可藉多种测试来区分。

最普遍的测试类型是人体模型(HBM)和充电器件模型(CDM)。

这两种ESD测试类型旨在揭示包含基本ESD控制的制造环境下，电路在ESD应力下的存续情况如何。

HBM是应用最久的ESD测试，但工厂ESD 控制专家普遍认为，在现代高度自动化的组装运营中，CDM是更重要的ESD测试。

CDM应力的大小会随着器件的尺寸而变化。

有关CDM的“传统智慧”更认为不需要测试尺寸极小的集成电路，因为峰值电流快2）小尺寸集成电路CDM测试IC CDM Test for Small Devices Robert Ashton 安森美半导体，Marty Johnson 国家仪器，Scott Ward 德州仪器速变小直至消失。

我们在此前的文章中曾指出，极小器件的峰值电流并不像通常认为的那样快速变小直至消失。

高速示波器测量显示，即使脉冲宽度变得很窄，极小器件的峰值电流仍令人吃惊地保持高电平。

过去，由于这些大峰值电流被忽略，因为使用了场致CDM测试标准所提倡的1 GHz示波器，而场致CDM测试是最普及的CDM 测试形式。

3）测试小器件时面临的问题观测到极小集成电路超出预料的峰值电流，对负责测试极小器件(尺寸仅为较小的个位数毫米等级)的ESD测试工程师而言可不是什么好消息。

图1显示了置于场致CDM测试装置上的8球栅(ball)芯片级封装。

必须接触每个被测引脚的探针(的尺寸)占到整个集成电路尺寸的不小比例。

显而易见，移动被测器件并不需要太多的探针接触;只是要求反复调整器件的位置。

在场致CDM测试期间，按惯例要使用真空来固持(hold)被测器件(DUT)的位置。

真空通常不能非常安全地固持极小的器件。

此外，真空孔(的截面积)占到被测器件尺寸的不小比例，可能会影响器件应力。

当真空孔尺寸超过被测器件面积的18%时，应力的大小就开始下降。

图2比较了置于真空孔与不置于真空孔上的器件在峰值电流或完整电荷(total charge)条件下测量得到的应力大小。