哈尔滨工程大学计算机科学与技术学院 姚爱红
2/72
存储系统的层次结构
寄存器
高
Cache
半导体主存储器
成本
磁盘
磁带
低
高
速度
低
哈尔滨工程大学计算机科学与技术学院 姚爱红
3/72
存储系统的层次结构
外存平均访问时间ms级 硬盘9~10ms 光盘80~120ms
内存平均访问时间ns级 SRAM Cache1~5ns SDRAM内存7~15ns EDO内存60~80ns EPROM存储器100~400ns
该方法不够灵活，因为主存中多个段的同一页面只能对应Cache 中的唯一页面，即使Cache中别的页面空着也不能占用，因而， Cache的存储空间得不到充分利用。
哈尔滨工程大学计算机科学与技术学院 姚爱红
16/72
假定将32KB的Cache分成128页，每页256个字节.
对于16MB的主存可分成512段，每段128页，每
4.6 提高存储系统性能的一些措施
本节将从存储系统组织的角度，讨论一些提高存储系统 性能的技术，如并行主存系统、多处理机存储系统、高 速缓存、虚拟存储技术以及向联存储器。
哈尔滨工程大学计算机科学与技术学院 姚爱红
速度和容量是存储器的两大主要课题，计算机的发 展不断地对存储器提出更高速度和更大容量的要求。 在单机系统中，提高存储器性能的主要技术有：双 端口存储器、并行主存储器、高速缓冲存储器、虚 拟存储器等。
哈尔滨工程大学计算机科学与技术学院 姚爱红
15/72
直接映像方式
该方法将Cache的全部存储单元划分成固定的页，主存先划分成 段，段中再划分成与缓存中相同的页。
规定缓存中各页只接收主存中相同页号内容的副本，即不同段中 页号相同的内容只有一个能复制到缓存中去。
这种映像的限制使对高速缓存的寻址变得相当简单，在地址变换 机构中只要存入地址的段号即可。
标签
块
0
块0
M个块 每块K个字节
2n-1
主存
哈尔滨工程大学计算机科学与技术学院 姚爱红
C-1 块M-1
Cache
C个槽 每个槽K个字节
14/72
一、Cache的工作原理
)地址映象
直接映象
每个主存块只允许放到Cache的特定的槽中
标签
槽号
字节号
优点：简单 缺点：Cache命中率低、 Cache空间利用率也低
CPU与主存之间的数据传输都必须经过cache控制器，cache 控制器将来自CPU的数据读写请求传递给高速缓冲存储器 cache进行相应的处理。图5.16给出了cache的逻辑结构。
哈尔滨工程大学计算机科学与技术学院 姚爱红
11/72
哈尔滨工程大学计算机科学与技术学院 姚爱红
12/72
¾图中高速缓冲存储器用于存入要访问的内容，即当前访问 最多程序代码和数据；
页256字节。
地址变换机构中存储的信息只需128×9位。
主存
CACHE
0
第0页 第1页
…… 第N-1页
1
…… N-1 …… (M-1)N (M-1)(N-1) …… 第MN-1块
哈尔滨工程大学计算机科学与技术学院 姚爱红
17/72
一、Cache的工作原理
全相联映象 每个主存块允许放到Cache的任何一个槽中
例：两级存储系统
M1
访问时间TA1， 命中率H
M2
访问时间TA2
则平均访问时间 TA=HTA1+(1-H)TA2
规定：访问时间比 r = TA2 TA1
访问效率 e = TA1
则 e=
1
TA
r + (1 − r)H
哈尔滨工程大学计算机科学与技术学院 姚爱红
8/72
程序运行的所有信息存放在主存储器内，而高速缓冲存储器中 存放的是当前使用最多的程序代码和数据，即主存中部分内容的 副本。CPU访问存储器时，首先在Cache中寻找，若寻找成功， 通常称为“命中”，则直接对Cache操作；若寻找失败，则对主 存储器进行操作，并将有关内容置入Cache。
哈尔滨工程大学计算机科学与技术学院 姚爱红
6/72
存储器访问的局部性原理
存储器的层次结构是依靠存储器访问的局部性实现的 存储器的层次结构的性能由命中率来衡量： 命中率——对层次结构存储系统中的某一级存储器来 说，要访问的数据正好在这一级的概率
哈尔滨工程大学计算机科学与技术学院 姚爱红
7/72
存储器访问的局部性原理
哈尔滨工程大学计算机科学与技术学院 姚爱红
4/72
存储系统的层次结构
寄存器 Cache 主存储器 辅助存储器(磁盘) 大容量存储器(磁带)
哈尔滨工程大学计算机科学与技术学院 姚爱红
内存储器 外存储器
5/72
存储器访问的局部Βιβλιοθήκη 原理存储器访问的局部性指处理器访问存储器时，无 论取指令还是取数据，所访问的存储单元都趋向 于聚集在一个较小的连续单元区域中。 时间上的局部性——最近的将来要用到的信息很 可能就是现在正在使用的信息。主要由循环造成 空间上的局部性——最近的将来要用到的信息很 可能与现在正在使用的信息在空间上是邻近的。 主要由顺序执行和数据的聚集存放造成
缓冲存储器、主存储器和外存存储器三级。
CPU M1
M2
M3
中
央
Cache
主
外
处
理
存
存
器
三级存储器的结构示意图
哈尔滨工程大学计算机科学与技术学院 姚爱红
10/72
4.6.1高速缓冲存储器(cache)
1. cache存储器工作原理
在存储系统的层次结构中引入cache是为了解决CPU与主存 之间的速度差异，以提高CPU工作效率。
引入Cache是存储器速度与价格折衷的最佳方法。
为实现上述功能需要解决： 9 Cache的内容与主存之间的映像关系 9 地址的转换—将访问主存的地址转换为访问Cache的地
址。 9 更新Cache内容的替换算法。
哈尔滨工程大学计算机科学与技术学院 姚爱红
9/72
三级存储器层次结构
采用分级存储器结构，通常将存储器分为高速
¾地址索引机构中存放着与高速缓冲存储器内容相关的高位 地址，当访问高速缓冲存储器命中时，用来和地址总线上 的低位地址一起形成访问缓冲存储器地址；
¾而置换控制器则按照一定的置换算法控制高速缓冲存储器 中内容的更新。
哈尔滨工程大学计算机科学与技术学院 姚爱红
13/72
一、Cache的工作原理
0
)Cache的结构 1
标签
字节号
从主存中将信息调入缓冲存储器通常是以“页”为单位进 行的。为了准确寻址，必须将调入页的页地址编码全部存 入地址索引机构中。