【总复习卷】
第3、5章组合逻辑电路和时序逻辑电路在数字电路系统中，按照逻辑功能和电路特点，各种数字集成电路可分为组合逻辑电路和时序逻辑电路两大类。
【知识结构图】
【本章重点】
第3章、组合逻辑电路
1．组合逻辑电路在电路结构及逻辑功能上的特点。
2．编码器和译码器的电路设计。
3．各类编码及译码器逻辑功能介绍。
4．集成编码器及译码器使用。
第5章、时序逻辑电路
1．时序逻辑电路在电路结构及编逻辑功能上的特点。
2．各类寄存器寄存数码的原理。
3．二进制和非二进制计数器工作原理及波形图。
4．简单异步二进制计数器的设计。
5．常用中大规模计数器的使用。
【本章难点】1．编码器、译码器真值表的写法。
2．同步计数器计数状态的分析。
【本章考点】1．组合逻辑电路和时序逻辑电路的各自的特点。
2．编码器和译码器电路设计及工作原理分析。
3．寄存器寄存数码的工作过程（波形）。
4．各种类型计数器的计数状态表、状态转换图、工作波形图。
综合训练（第3、5章）
一、填空题
1. 在数字电路系统中，按照逻辑功能和电路特点，各种数字集成电路可分为_________逻辑电路和_________逻辑电路两大类。
2. 把0和1按一定规律编排，使每组代码具有一个特定的含义的过程，称为_________。
把代码的
特定含义翻译出来的过程称为_________。
3. ________常用于接收、暂存、传递数码等。
存放n位二进制数码需要______个触发器。
4. 能实现_________操作的电路称为计数器；按计数时各触发器状态转换与计数脉冲是否同步。
可
分为_________计数器和_________计数器。
_________进制计数器是各种计数器基础。
5. 一个四位二进制减法计数器状态为_________时，再输入一个计数脉冲,计数状态为1111，并向高
位发出__________信号。
6. 要把y0、y1．．．．．．．y11、y12十三个信号编成二进制代码．至少需要_________位二进制数码。
７. 构成计数器的基本电路是__________，如果把n个这类基本电路串联起来，就可以表示
__________位二进制数。
二、判断题(对的打“√”,错的打“×”)
1．组合逻辑电路具有记忆功能。
( )
2．编码是译码的逆过程。
( )
3．移位寄存器每输入一个脉动时，不一定只有一个触发器翻转。
( )
4．译码时每次只有一个输出端输出有效，即该输出端为1，其余为0。
( )
5．移位寄存器即可并行输出也可以串行输出。
（）
6．数码寄存器存放的数码可以并行输入也可以串行输入。
（）
7．数码寄存器最简单的寄存器，这种寄存器称为并行输入，并行输出数码寄存器。
（)
8．右移位寄存器存放的数码将从低位到高位，依次串行输入。
（）
9．时序逻辑电路结构上的特点是：由门电路和触发器组成。
（）
10．具有8个触发器的二进制异步计数器能表达256种状态。
（）
11．表示一位十进制数至少需要二位二进制数。
（）
12．构成一位十进制计数器至少需要4个触发器。
（）
13．在异步计数器中，若按自然顺序计数，则要求最低位触发器每输入一个计数脉冲其状态就翻转一次。
（）
14．显示器属于时序逻辑电路类型。
（）
15．触发器属于最简单的时序逻辑电路。
（）
16．八位二进制数能表十进制数的最大值是256。
（）
17．按8421BCD码进行计数的十进制计数器1010-1111这六种状态不允许出现。
( )
18．构成计数器电路的器件必须有具有记忆能力的。
（）
三、单项选择题
1. 输出不仅与当时的输入信号有关，而且还与电路原来的状态有关的逻辑电路，属于( )。
A.组合逻辑电路
B.时序逻辑电路
2. 下列所给选项中属于组合逻辑电路的是( )。
(多选题)
A.译码器
B.编码器
C.寄存器
D.显示器
3. 存放n位二进制数码．所需触发器的个数为( )
A.2n个
B.2n－1个
C.n个
D.2n-1个
4. 若将十进制数15存入一个移位寄存器中，所需的移位脉冲个数为( )。
A.3个 B .4个 C.5个 D.6个
5. 若上题中，时钟脉冲频率是50KH Z。
完成该操作所需时间为( )。
A.60us
B.80us
C.12.5us
D.200us
6. 一个512位移位寄存器用作延迟线。
如果时钟频率是4MH Z，则数据通过该延迟线延的时间为
( )。
A.128us
B.127.75us
C.256us
D.125us
7．图13-9移位寄存器的原始信息为1111，则下一个时间脉冲后，它保存的信息为( ) 。
A. Ｑ0Ｑ1Ｑ2Ｑ3=1010
B. Ｑ0Ｑ1Ｑ2Ｑ3=1101
C. Ｑ0Ｑ1Ｑ2Ｑ3=0111
D. Ｑ0Ｑ1Ｑ2Ｑ3=1001
8. 在图13-9电路中，若寄存器保存的原始信息为Q0Q1Q2Q3=0111，则信息循环一周是在第几个脉冲
之后？（）。
A．第5个 B.第9个 C.第8个 D.第16个
9. 图13-10电路中，触发器接成相应的计数电路，该计数电路类型属于（）。
A. 二进制异步减计数器
B. 二进制异步加计数器
C. 二进制同步加计数器
D. 二进制同步减计数器
10.七个具有计数功能的T型触发器链接，输入脉冲频率为f=512KHz，则此计数器最高位触发器
输出脉冲频率为（）。
A.8KHz
B.2KHz
C.128KHz
D.4KHz
11.若需要每输入1024个脉冲，分频器能输出一个脉冲，则这个分频器最少需要的触发器个数为
（）
A.9个
B.10个
C.8个
D.11个
12.用二进制异步计数器从零计到十进制数60，至少需要的触发器个数为（）
A.6个
B.5个
C.8个
D.4个
13.具有8个触发器的二进制异步计数器，能表达的状态有（）
A.128种
B.512种
C.64种
D.256种
14.构成一个一位十进制计数器至少需要的触发器个数为（）
A.10个
B.4个
C.8个
D.3个
15.n个触发器连成的计数器，所以计的最大十进制数为（）
A.2n
B.2n+1
C.2n－1
D.2n-1
16.6个触发器连接成的异步二进制计数器，最高位触发器输出信号的频率f0和触发时钟脉冲信号
频率f cp的关系为（）
A.f0=1/64 f cp
B.f0=1/6 f cp
C.f0=64f cp
D.f0=1/12 f cp
17.从某计数器的三个触发器输出端Q0、Q1、Q2观察到的波形图13-11所示，则该计数器的模（几
进制）为（）
A.6
B.8
C.4
D.7
18.图13-12所示计数器，初始状态为Q0=0，Q1=0，Q2=1，则第3个CP脉冲作用后，所计数据为
（）
Ａ.Ｑ2Ｑ1Ｑ0＝1 0 0Ｂ.Ｑ2Ｑ1Ｑ0＝0 1 1
Ｃ.Ｑ2Ｑ1Ｑ0＝1 1 0Ｄ.Ｑ2Ｑ1Ｑ0＝1 1 1
19. 图13－12所示计数器，初始状态为Ｑ0＝0，Ｑ1＝0，Ｑ2＝1，则该计数器状态共有（）
A. 5种
B. 8种
C. 7种
D. 6种
20. 图13－13所示电路，若各触发器初态为Ｑ3Ｑ2Ｑ1Ｑ0＝0000，则该电路可计数状态有（）。
A. 16种
B. 15种
C.12种
D.64种
四、电路设计、集成电路应用分析
1、根据所给编码表如表所示，画出编码电路以及与之相对应的译码电路（高电平有效）
2、图13-14为CT74LS112集成触发器外引线排列图，若将③脚与⑥脚；②脚与⑤脚；
⑾脚与⑦脚；⑿脚与⑨脚；⑥脚与⒀脚连接起来；①脚外接脉冲信号。
则可构成一个计数器，问计数器属于什么类型？电源电压Vcc一般为多少伏？
３、试分析下图所示电路的逻辑功能，并按CP脉冲的顺序，列出输出端Q2、Q1、Q0的状态表，它是何种类型的计数器？设各触发器初态均为0。