为简化起见，将现态的上标n略去。
2020/6/22
(3)由逻辑图写输出方程；
Y = Q2Q3
以上(1)(2)(3)已经用逻辑函数式完整地描 述了逻辑电路图，但其逻辑功能仍不够直观， 需做第(4)步操作。
2020/6/22
(4)由前述三个方程组，求出状态转换表 和状态转换图。
状态转换表求取方法： 以真值表的形式列出所有可能出现的现态 和输入变量的组合，将现态和输入变量值代入 (2)状态方程组和(3)输出方程，得出对应于现 态的次态和输出，此表即为状态转换表。
5.2.1. 同步时序逻辑电路的分析方法
时序逻辑电路图 分析 逻辑功能
事实上，逻辑电路图本身就是逻辑功能的一 种描述方式，但是它往往不能比较直观地表示 出电路的逻辑功能，这一点在时序电路中尤为 突出。因此，我们需要把它的逻辑功能用一些 比较直观的形式表示出来，这就是时序逻辑电 路的分析。
2020/6/22
其中，x1、x2 … xi，代表输入信号； 可写出yz11三、、个zy22方……程z：ykj，，P代代22表表5存输储出电信路号的；输入信号； q1、q2 … ql，代表存储电路的输出信号。
2020/6/22
2. 时序逻辑电路的分类
(1)按存储电路的触发脉冲分类
同步时序电路: 各触发器有统一的触发脉冲 (Synchronous Sequential Logic Circuit)
数据
Q0 Q1 Q2
Q3
2020/6/22
左移寄存器波形图 2345 678
11 0
1
1
0
11 0
1011存入寄存器
11 从Q3取出
2020/6/22
74LS194A的扩展：用两片74LS194扩展出 八位双向移位寄存器。
2020/6/22
5.3.2 计数器(Counter)
计数器可以实现累计输入脉冲的个数，
2020/6/22
基本原理图
J0 = K0 =1 J2 =K2 =Q0Q1 Qn+1=JQ+KQ J1 = K1 =Q0 J3=K3=Q0Q1Q2
(2)将驱动方程代入特性方程得状态方程
Q 0n+1=J0Q 0+K 0Q 0=Q 0
Q 1 n + 1= J 1 Q 1+ K 1 Q 1= Q 0 Q 1+ Q 0 Q 1
2020/6/22
2020/6/22
c.集成同步二进制加/减计数器 (74LS191)
低电平加计数 高电平减计数
异步置数
输入脉冲
当C/B=1时， 输出负脉冲
CPI
U/D LD S D3~D0
74LS191
CPO C/B Q3~Q0
计数使能
逻辑功能示意图
进位/借位输出端
2020/6/22
2020/6/22
数据依次向右移动，称右移寄存器， 输入方式为串行输入。
1
0
1
1
0
1
0
1
0Q3
0Q2
1Q1
0Q0
0
0
0
1
0 Q J 0 Q J 0 Q J0
F3
F2
F1
QK
QK
QK
QJ
F0
QK
从 位寄高 依存位 次数向 输码 低 入
1011 D
1 RD 清零
数据依次向左移动，称左移寄存器， 输入方式为串行输入。
1234 移位脉冲
2020/6/22
5.3.1. 寄存器和移位寄存器 1. 寄存器（Register）
寄存器由触发器组成，1位触发器可以寄存1 位二进制数，n个触发器可以构成存放n位二 进制数的寄存器。
构成寄存器的触发器只要求有置1置0的功能 即可，因此这些触发器可以是任意结构形式 的RS触发器、JK触发器或D触发器。
(3)写输出方程
2020/6/22
C=Q0Q1Q2Q3
(4)由前述三个方程组，求出状态转换表 和状态转换图。 分析基本原理图后得出的结论：
(1)该计数器为4位二进制加法计数器， 每16个脉冲循环一次(模值为16)，也称16进 制计数器；
(2)由于Q0是CP的二分频，Q1是CP的四分 频，Q2是CP的八分频，Q3是CP的十六分频， 因此该计数器也可当分频器用。
Q 2 n + 1= J 2 Q 2+ K 2 Q 2= Q 0 Q 1 Q 2+ Q 0 Q 1 Q 2 Q 3 n + 1 = J 3 Q 3 + K 3 Q 3 = Q 0 Q 1 Q 2 Q 3 + Q 0 Q 1 Q 2 Q 3
(3)写输出方程
2020/6/22
C=Q0Q1Q2Q3
(4)由前述三个方程组，求出状态转换表 和状态转换图。
2020/6/22
3. 本章学习内容 (1)同步时序逻辑电路的分析方法和设计方法； (2)几种常见的中规模集成时序逻辑电路的逻 辑功能和使用方法； (3)异步时序逻辑电路的分析方法和设计方法 是非重点内容；此外，所有中规模集成电路内 部结构都不需要记忆。
2020/6/22
§5.2 时序逻辑电路的分析方法
J1 = Q2Q3 K 1 = 1
J2 = Q1
K2 = Q1Q3
J3 = Q1Q2 K 3 = Q2
Qn+1=JQn+KQn
(2)将驱动方程代入触发器的特性方程，得触 发器的状态方程；
Q 1 n + 1 = J 1 Q 1 + K 1 Q 1 = Q 2 Q 3 Q 1 + 1 Q 1 Q 2 Q 3 Q 1 Q 2 n + 1= J 2 Q 2 + K 2 Q 2= Q 1 Q 2 + Q 1 Q 3 Q 2 Q 3 n + 1= J 3 Q 3 + K 3 Q 3= Q 1 Q 2 Q 3 + Q 2 Q 3
2020/6/22
1 1 输出 0 Q31
QJ
F3
QK
0 1 1 Q20
QJ
F2
QK
0 0 1 Q11
QJ
F1
QK
0 再输入四个移 0 位脉冲，1011 0 由高位至低位 Q11 依次从Q3端输
出。
Q J 0000 D
F0
QK
1 RD 清零
2020/6/22
串行输出方式
5678 移位脉冲
1 CP 待D存 1
时序图也是一种时序电路逻辑功能的描述方 法，它主要用于实验测试和计算机辅助分析与 设计中。
2020/6/22
图6.2.8 图6.2.1电路的时序图
2020/6/22
例2 P265[例6.2.3] 结论： (1)该电路具有计数功能，每4个CP脉冲，输 出端就输出1个高电平； (2)该计数器为可控计数器，当A=0时，为加 法计数器，当A=1时是减法计数器。
2020/6/22
由D触发器构成 的寄存器
2020/6/22
附加了控 制端的、由D 触发器构成 的寄存器。
2020/6/22
2. 移位寄存器（Shift Register）
不仅能寄存数码，还有移位的功能。 所谓移位，就是每来一个移位脉冲，寄存器 中所寄存的数据就向左或向右顺序移动一位。
2020/6/22
2020/6/22
具有两个脉冲源的同步二进制加/减法计数器 74LS193。
2020/6/22
2. 同步十进制计数器
加法计数器74LS160 减法计数器 加/减(可逆)计数器74LS190 同步十进制加法计数器要实现如下功能：
0000 0001 0010 0011 0100
1001 1000 0111 0110 0101
2020/6/22
§5.3 若干常用的集成时序逻辑电路
常用的集成时序逻辑电路有：寄存器、移位 寄存器和计数器等。在介绍这几种时序电路 时，总是先介绍其基本原理图，然后介绍目 前已有的定型的集成电路。
对于基本原理图部分，要求能正确运用上节 讲述的分析方法分析其逻辑功能；而对集成 电路部分，由于附加了控制电路使电路结构 较为复杂，对其逻辑功能的分析不作要求， 但要求会读功能表，并掌握其相关应用。
异步时序电路: 各触发器无统一的触发脉冲 (Asynchronous Sequential Logic Circuit)
2020/6/22
(2)按输出信号的特点分类
米利(Mealy)型: 输出状态不仅与存储电路有 关，还与输入有关；
穆尔(moore)型: 输出状态仅与存储电路的状 态有关。
显然，穆尔型时序电路时米利型的一个特例。 以后会看到，有些具体的时序电路中，并不 都具备结构框图所示的完整形式，有的时序电 路没有输入变量，有的没有组合电路部分，但 时序电路一定包含由触发器构成的存储电路。
第五章 时序逻辑电路 §5.1 概述
1. 时序逻辑电路的概念
逻 辑 电
组合逻辑电路：任一时刻的输出仅取决
(无记忆功能) 于该时刻的输入，与过 去的输入无关。
路 时序逻辑电路：任一时刻的输出不仅取
(有记忆功能) 决于该时刻的输入，而
且过去的输入有关。
2020/6/22
下图为时序逻辑电路的结构框图
也称记 忆电路， 由触发 器组成。
直观，还需做第
(4)步。
2020/6/22
通过一个例子来学习分析过程。 例1 试分析如下时序逻辑电路的逻辑功能。
解：(1)写触发器的驱动方程
2020/6/22
解：(1)写触发器的驱动方程
J1 = Q2Q3 J2 = Q1 J3 =Q1Q2
K1 =1 K2 = Q1Q3 K3 = Q2
2020/6/22
分析步骤：
(1)写触发器的驱动方程(即触发器输入信号