21:51:26 52
通过PB总线完成数据传递
PB总线能把存储在程序空间的数据操作 数（如系数表）传送到乘法器和加法器 中进行乘/累加运算，或者在数据移动指 令（MVPD和READA）中传送到数据空 间。这种能力再加上双操作数读的特 性，支持单周期3操作数指令的执行，如 FIRS指令。
21:51:26
21:51:26
15
第二部分 DSP硬件结构
在这一部分中，我们介绍：
TMS320LF240X的 硬件结构 TMS320VC3X的硬 件结构 TMS320C6201的 硬件结构 重点介绍： TMS320C54XX硬 件结构特点 ★
21:51:26 17
§2-1 TMS320LF240X的硬件 结构
各大公司定点DSP性能比较
21:51:26
13
浮点DSP的性能比较
21:51:26
14
DSP主要供应商的网站
德州仪器（TI）：http:\\, http:\\ 模拟器件（ADI）： http:\\ 郎讯科技：http:\\ 莫托罗拉：http:\\
21:51:26 11
定点DSP与浮点DSP
在DSP运用中的数据保真性很重 要，因此在定点DSP中必须要特别 考虑运算过程中可能出现的溢出等 情况。在定点DSP中，累加器一般 比存储器字长大，并特别设置了溢 出模式位，可以选择在溢出情况下 的处理方法，从而尽量降低数据失 真。
21:51:26 12
57
ALU框图：
21:51:26
58
累加器：
累加器ACCA和ACCB存放从ALU或乘 法器/加法器单元输出的数据，累加器也 能输出到ALU或乘法器/加法器中。
21:51:26
59
桶形移位器
‘C54x的桶形移位器有一个与累加器或数 据存储器（CB，DB）相连接的40-bit输 入，和一个与ALU或数据存储器（EB） 相连接的40-bit输出。桶形移位器能把输 入的数据进行0到31bits的左移和0到 16bits的右移。所移的位数由ST1中的移 位数域（ASM）或被指定作为移位数寄 存器的暂存器（TREG）决定。
21:51:26 34
指令与功能单元的映射(P112 表3.3-1)
（部 分）
21:51:26 35
寻址方式
C62xx的寻址方式分为基于BK0的线性寻址和循 环寻址，以及基于BK1的循环寻址。 仅D1中执行的A4-A7和D2中执行的B4-B7八个寄 存器可循环寻址。 寻址方式由寻址方式寄存器（AMR）决定。 受AMR控制寻址方式的指令有：
21:51:26 22
‘240X的存储器空间
程序存储器空间64K字：用于存放代 码，以及代码中的立即数（/PS脚选通） 数据存储器空间64K字：数据（/DS选 通） 输入/输出空间64K字：用于外部接口， 以及内部寄存器占用（/IS选通） 注意：’240X中仅有‘2407具有外部存 储器接口。
21:51:26 23
21:51:26 56
C54x的算术逻辑单元（ALU）：
ALU可使用以下输入： • 从数据存储器读出的一个32-bit字 • 从其中一个累加器输出的40-bit值 • ALU能起两个16-bitALUs的作用，且 在状态寄存器ST1中的C16位置1时，可同 时完成两个16-bit运算
21:51:26
TMS320LF240X的特点
基于C2XX内核，16 bits的定点DSP 事件管理器：定时器和PWM发生器（可用于数 字马达控制） CAN总线接口 多通道A/D: 10-bit ±1, 500 nS 转换时间, 16/8 通道 同步串口和异步串口 WATCHDOG定时器 通用双向I/O脚
21:51:26 19
7
21:51:26
8
21:51:26
9
TI其他DSP产品
C3X系列（浮点）：C30，C31，C32， VC33 C2X和C5X系列：C20，C25，C50等 C4X、C8X系列
21:51:26
10
定点DSP与浮点DSP
在定点DSP中，小数点的位置在一个 数据字中是固定的。而在浮点格式 中，一个数据字被分成两部分，分别 表示指数和底数，因此它所表示的数 据的小数点随着指数的变化而浮动。 浮点格式所能表示的数据范围要比定 点格式大得多，在大多数应用中都不 需要特别考虑运算的溢出问题。
LDB（U）/LDH（U）/LDW STB/STH/STW ADDAB/ADDAH/ADDAW/ADDAD SUBAB/SUBAH/SUBAW
21:51:26 36
外部存储器接口（EMIF）
支持8、16、 32 bit SRAM 支持8、16、 32bit SDRAM 支持SBSRAM
21:51:26
21:51:26
3
21:51:26
4
21:51:26
ቤተ መጻሕፍቲ ባይዱ
5
TI的三大主力DSP产品
C5000系列：C54X，C54XX，C55X （低 功耗） C2000系列：C20X，F20X，F24X， F24XX （控制器） C6000系列：C62XX，C67XX，C64X （高性能）
21:51:26
6
21:51:26
37
C62X/C67X与C64X结构比较
21:51:26
38
C64X的执行单元
21:51:26
39
C64X的执行单元
21:51:26
40
C64X的执行单元
21:51:26
41
C64X的执行单元
21:51:26
42
§2-4 ‘C5000 DSP硬件结构
’C54X的结构特点
多总线结构，三组16-bit数据总线和一组 程序总线 40-bit算术逻辑单元（ALU），包括一个 40-bit的桶形 移位器和两个独立的40-bit累加器 17x17-bit并行乘法器，连接一个40-bit的 专用加法器。
’C54X的结构特点
数据总线具有总线保持特性 C548,549,5402,5410等具有扩展寻址方 式，最大可寻址扩展程序空间为8Mx16bit C54X可访问的存储器空间最大可为 192Kx16-bit（64K程序存储器，64K数 据存储器和64KI/O存储器） 支持单指令循环和块循环
21:51:26 46
装入程序代码-BOOTLOADER
BOOTLOADER是一段芯片出厂时固化 在ROM中的程序代码，其主要功能是将 用户的程序代码从外部装入到片内RAM 或扩展的RAM中，以便高速运行。 BOOTLOADER一般支持多种程序传递 方式，如并行EPROM，串行EPROM， 串口，HPI等等。 不同型号的DSP，BOOTLOADER不 同。
21:51:26 31
VelociTI结构的C62xx CPU核
更灵活、更丰富、更方便的外设与外设 接口。 八个并行功能单元，分成两组 两套寄存器组（各16个32位寄存器）与 功能单元相连 编译时完成程序的并行分配 256bit Cache 保证单周期内取八个指令 有4G Bytes的寻址空间
21:51:26 32
21:51:26 44
’C54X的结构特点
可用来进行非流水单周期乘/加（MAC） 运算 比较、选择和存储单元（CSSU）用于 Viterbi运算器的加/比较选择 指数编码器在一个周期里计算一个40-bit 累加器值的指数值 两个地址发生器中有八个辅助寄存器和 两个辅助寄存器算术单元（ARAUS）
21:51:26 45
53
外部接口总线
‘C54x还有一组寻址片内外设的片内双向 总线，通过CPU接口中的总线交换器与 DB和EB 相连接。对这组总线的访问， 需要两个或更多的机器周期来进行读和 写，具体所需周期数由片内外设的结构 决定。
21:51:26
54
辅助寄存器算术单元
‘C54x通过使用两个辅助寄存器算术单 元（ARAU0和ARAU1），每周期能产生 两个数据存储器地址。
第二章 德州仪器（TI） 的系列DSP
第一部分 Ti的DSP系列
DSP的主要供应商
目前市场上的主要DSP生产商包括TI， ADI，Motorola，Lucent和Zilog等，其中 TI占有最大市场份额。作为第一片DSP产 品TMS32010的生产商和DSP行业的领头 者，TI公司的产品包括从低端的低成本低 速度DSP到高端大运算量的DSP产品。
21:51:26 24
§2-2 TMS320C3X的硬件结构
TMS320VC33主要特点
高品质的浮点DSP，13ns和17ns指令周期 34Kx32Bit片内RAM X5 PLL时钟产生器 低功耗，<200mv @ 150MFLOPS 16/32bits整数和32/40bits浮点数运算 32位指令字，24bits地址线 具有BOOTLOADER
‘C62xx的基本结构(p111图3.1-1)
21:51:26
33
功能单元：
C62xx有八个 功能单元，六 个ALU和两个 Multiply。 分成两组 （L1，S1， M1，D1， L2，S2， M2，D2）。 每个单元有32 位写口到相应 寄存器组 每一组有扩展 8位写口以支 持40位长操作 数
’C54X的结构特点
存储块移动指令提供了更好的程序和数 据管理 支持32-bit长操作数指令，支持两个或三 个操作数读指令，支持并行存储和并行 装入的算术指令，支持条件存储指令及 中断快速返回指令 软件可编程等待状态发生器和可编程的 存储单元转换
21:51:26 47
’C54X的结构特点
连接内部振荡器或外部时钟源的锁相环 （PLL）发生器 支持8-或16-bit传送的全双工串口 时分多路（TDM）串口 缓冲串口（BSP） McBSPs串口 8/16-bit并行主机接口（HPI） 一个16-bit定时器