1什么是EDA技术？EDA技术是现代电子信息工程领域中一门新技术，它提供了一种基于计算机和信息技术为一体的电子系统设计方法，它的发展和推广极大地推动了电子工业的发展，已成为电子工业中不可缺少的一项主要技术。

2基于EDA技术的电子系统设计有哪些特点？以大规模可编程逻辑器件为设计载体，以硬件描述语言为系统逻辑描述的主要表达方式，以计算机和PLD实验开发系统为设计工具，通过相关的开发软件，自动完成电子系统设计，最终形成集成电子系统或专用集成芯片。

3基于可编程逻辑器件的EDA技术，主要包括哪几方面的内容？大规模可编程逻辑器件，硬件描述语言，软件开发工具，实验开发工具。

4EDA技术的发展经历了哪几个阶段？每个阶段有什么特征？CAD阶段，设计人员主要借助计算机完成PCB板的布局布线设计，简单的版图绘制，以及电路性能的模拟，逻辑仿真和预测。

CAED阶段，进行系统的设计描述综合与优化设计结果的验证，以及自动布局布线等。

ESDA阶段，ESDA工具是以系统设计为核心，不仅具有电子系统设计的能力，而且还具有高级抽象的设计构思手段。

5目前较为流行的EDA开发工具？AITERA公司的MAX+PLUS2和QUARTUS2，LATTICE公司的ispDesignEXPERT和ispLEVER，Xilinx公司的Foundation和ISE等。

6什么是可编程逻辑器件？他们有哪些类型？可编程逻辑器件是一种由用户借助计算机编程，来实现某一逻辑功能的器件。

按集成度分类：LDPLD和HDPLD，按编程工艺分类：熔丝或反熔丝编程器件，浮栅编程器件，SRAM编程器件，按基本结构分类：阵列型单元型器件，按逻辑单元分类：与或阵列宏单元查找表多路开关。

7简述可编程逻辑器件的发展历程及其特点？可编程逻辑器件经历了从PROM,PLA,PAL,GAL到EPLD,CPLD,FPGA 的发展过程，不仅在结构工艺集成度功能速度等方面有了很大的改进，而且在稳定性可靠性灵活性上也有了显著提高。

8FPGA和CPLD的中文含义是什么？他们有什么区别？现场可编程门阵列器件，复杂可编程逻辑器件。

FPGA采用查找表方式工作设计，CPLD采用乘积项方式工作设计。

9什么事SOC?什么是SOPC？系统芯片，可编程系统芯片。

11FPGA和CPLD各有什么特点？两者在储存信息方面有什么区别？FPGA具有密度高编程速度快设计灵活和可重新配置等优点。

CPLD使用更方便，设计更灵活，发展也更迅速。

FPGA基于SRAM技术，掉电后内部配置丢失，要外加配置芯片，CPLD基于FLASH 技术，掉电后内部配置不丢失12什么是硬件描述语言？是一种用文本的形式来描述硬件电路的功能内部结构信号连接关系和定时关系语言。

13常用的硬件描述语言有哪几种？他们在逻辑描述方面有什么区别？VHDL,Verilog HDL,ABEL-HDL和AHDL VHDL采用模块化的设计方法具有更高的抽象层和系统描述能力。

V erilog HDL适合于RTL和门电路级的描述。

ABEL-HDL支持各种行为的输入方式和层次结构的逻辑描述。

AHDL适合于描述复杂的组合逻辑,组运算,状态机,真值表和参数化的逻辑。

14VHDL语言的全称是什么？超高速集成电路硬件描述语言。

15目前被IEEE接纳的硬件描述语言有哪几种？他们是什么时候成为IEEE标准的？VHDL和Verilog DHL两种。

VHDL1987年12月Verilog HDL1995年17什么叫逻辑功能部件？什么叫数字系统？他们有什么区别？通常将逻辑门电路和触发器等单元电路称为逻辑器件，而将有这些逻辑器件组成的能完成某单一功能的电路称为逻辑功能部件。

数字系统是用来对数字信息进行采集储存加工传输运算和处理的电子系统。

数字系统含有控制器和逻辑功能部件，能够按照顺序完成一系列复杂操作的逻辑电路。

18数字系统有哪些优点？工作稳定抗干扰能力强。

精确度高。

系统可靠性高。

便于系统的模块化。

便于大规模集成易于实现小型化。

可实现片上系统即系统芯片。

基于FPGA器件可实现嵌入式系统。

19数字系统由哪几部分组成？简述各部分作用？输入电路，输出电路，数据处理器，控制器和时钟电路。

输入电路将待处理的外部输入信号转变成系统能接受和处理的数字信号，并传送到数字处理器。

数据处理器是在控制信号的作用下完成数据传输数据转换和数据运算等任务。

控制器按照所接受的使能信号和系统内部条件信号，向系统发出各种控制信号，使系统各部分按照正确的时序进行工作。

时钟电路用来产生系统工作的同步时钟信号，使整个系统在时钟信号的作用下，一步一步的按顺序完成各种操作。

输出电路是将经过数据处理器和处理后的数字信号转换成模拟信号或开关信号，以驱动执行机构。

20数字系统有几种实现方式？基于通用标准集成电路实现数字系统。

基于软件组态标准集成电路实现数字系统。

基于全定制方式实现数字系统。

基于半定制方式实现数字系统。

21采用PLD实现数字系统设计有哪些优点？成本低应用灵活,功能强大,可靠性强,可用简单的开发工具进行设计,硬件设计软件化,投资风险小,设计周期短,能加快产品的上市时间。

22按照设计顺序，数字系统设计可分为几种方法？各自的特点是什么？自底向上：设计方法没有明显的规律可循，主要依据设计经验和设计技巧，采用试探的方法完成系统设计，系统的性能分析和测试,功能验证和仿真只能在系统构成后才能进行。

自顶向下：。

采用模块化的设计，高层设计与器件无关，适合多个设计人员分工协作设计。

23简述自顶向下设计法的设计过程？设计人员首先进行系统级设计，从整个系统的逻辑功能出发，导出实现系统功能的算法，然后按照算法进行功能级描述绘制出系统的结构框图，最后进行逻辑设计完成门级描述。

24简述自顶向下和自底向上设计方法的主要区别？自底向上的设计过程是从系统的底层开始设计，直到完成顶层设计。

自顶向下设计是一种层次化结构设计，它将系统设计分成系统级,功能级和门级等层次，按照自上而下的顺序，在不同层次上对系统进行设计描述何仿真。

25什么叫传统设计法？什么叫现代设计法？他们的区别？传统设计法是一种基于电路板的设计。

现代设计法是一种基于芯片的设计。

传统设计是设计人员用真值表,卡诺图,逻辑方程,状态表和状态图来描述系统的逻辑功能，以电路图来表达设计思想，由通用逻辑器件来搭成电路板，通过对电路板的设计来实现系统功能，而现代设计是以硬件描述语言来表达设计思想，利用EDA工具，采用PLD设计通过设计芯片来实现系统功能。

2.1简述CPLD器件的基本结构。

每部分各有哪些作用？可编程内部连线、逻辑块、I/O单元。

可编程内部连线的作用是在个逻辑块之间，以及逻辑块和I/O单元之间提供互联网络。

可以实现从I/O单元到各逻辑块，以及各逻辑块之间的信号连线。

CPLD中的逻辑块类似于一个低密度的PLD，如GAL。

它包括实现乘积项的与阵列、乘积项分配和逻辑宏单元等。

CPLD的逻辑宏单元一般都具有触发器和极性编程功能。

I/O单元根据输出的使能信号，实现信号从器件输出，以及为输入信号提供输入通道。

通常具有输入、输出和双向I/O组态模式。

2.2什么是在系统可编程（ISP）技术？它有什么特点？目前，有哪些公司的哪类器件具有ISP特性？ISP在系统可编程是指编程器件可直接安装在用户自己设计的系统电路板上，通过计算机的并行接口和专用的编程电缆，对器件进行直接编程，并且可以反复编程，从而使器件具有用户所需要的逻辑功能。

2.8Altera公司生产的PLD器件主要有哪些系列产品？其中，哪些系列为CPLD？Classic、MAX、FLEX、ACEX、APEX、Mercury、Excalibur、Stratix、Cyclone等系列。

其中，Classic和MAX系列为CPLD器件。

2.9MAX7000系列的CPLD有哪些特点？可分为几种类型？各有哪些特征？Altera公司生产的MAX系列产品采用乘积项阵列结构，有MAX9000、MAX7000、MAX5000和MAX3000A等系列。

MAX5000第一代MAX器件，基于EPROM编程工艺，属于EPLD器件，广泛应用于需要高级组合逻辑的低成本场合。

MAX7000第二代MAX 器件，采用先进的CMOS E2PROM制造工艺，高密度、高性能、高速度CPLD器件，600~10000个可用门和在系统可编程功能。

分为7000、E、S、A、B类型。

MAX3000A3.3v、低价位、高集成度器件，结构与MAX7000基本相同，提供JATG BST边界扫描测试和ISP支持支持热插拔和多电压接口。

MAX9000第三代MAX器件，支持系统及逻辑函数的高密度集成。

2.10叙述MAX7000S器件的结构。

逻辑阵列块LAB、宏单元MC、扩展乘积项EPT、可编程连线阵列PIA、I/O控制块2.11MAX7000S的宏单元由哪些功能块组成？这些功能块的作用是什么？逻辑阵列和乘积项选择矩阵（用来实现宏单元的组合逻辑函数）。

扩展乘积项（包括共享扩展项和并联扩展项两部分，用来补充宏单元的逻辑资源）。

可编程寄存器（由每个宏单元中的触发其器组成，通过编程可完成时钟控制的D、JK、T或RS触发器）。

多路选择器（复位信号选择器M1，选择触发器的复位信号。

时钟/使能信号选择器M2，实现触发器时钟方式的控制。

快速输入选择器M3，选择触发器的数据输入信号。

旁路选择器M4，选择宏单元输出逻辑的方式）。

2.12MAX7000S的宏单元（MC）有几个多路选择器？这些选择器有什么作用？复位信号选择器M1，选择触发器的复位信号，通过编程可以选择全局复位或乘积项复位。

时钟/使能信号选择器M2，实现触发器时钟方式的控制，通过编程可实现触发器3种不同的时钟方式。

快速输入选择器M3，选择触发器的数据输入信号，通过编程可以选择来自红宏元的逻辑输入或来自I/O引脚的快速输入。

旁路选择器M4，选择宏单元输出逻辑的方式，通过编程可实现宏单元的组合逻辑输出或时序逻辑输出。

2.13MAX7000S器件宏单元中的扩展乘积项有哪些作用？可分为几种？各有什么特点？用来补充宏单元的逻辑资源。

分为共享扩展项和并联扩展项。

采用共享扩展后，每个扩展乘积项都可以被LAB中的任何一个宏单元或全部宏单元使用和共享，从而可以实现更为复杂的逻辑函数。

利用并联扩展项，可以在LAB中形成2个借出或借用并联扩展乘积项的链。

2.14宏单元中的触发器有几种时钟控制方式？这些方式是怎样实现的？3种，采用全局时钟信号；采用全局时钟信号，由高电平有效的时钟使能信号进行控制；采用乘积项提供时钟信号。

2.15MAX7000S器件的I/O控制块共有几种工作方式？这些工作方式是怎样实现的？3种。

当使能信号选择器将三态缓冲器的使能端接地时，缓冲器输出为高阻，此时I/O 引脚作为专用输入引脚使用。