2 数字钟PCB板 ………………………………………………………
课程设计评语表格……………………………………………………
1课程设计的目的
（1）设计的目的
数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更高
的准确性和直观性，且无机械装置，具有更更长的使用寿命，因此得到了广泛的使用。数字钟从原理上讲是一种典型的数字电路，其中包括了组合逻辑电路和时序电路。
3.1方案设计 ……………………………………………………………
3.2数字钟逻辑框架图 …………………………………………………
4. 单元电路的设计和元器件的选择 …………………………………
4.1 时钟秒脉冲的产生…………………………………………………
4.2 六十进制计数电路的设计…………………………………………
因此，我们此次设计数字钟就是为了了解数字钟的原理，从而学会制作数字钟。而且通过数字钟的制作进一步的了解各种在制作中用到的中小规模集成电路的作用及实用方法。且由于数字钟包括组合逻辑电路和时叙电路。通过它可以进一步学习与掌握各种组合逻辑电路与时序电路的原理与使用方法。
2课程设计的要求
（1）画出原理图或仿真图。
(4)译码器
译码器负责把由CD4510产生的二进制转换为八进制，从而实现驱动数码管。
(5)共阴极七段数码管
共阴极七段数码管负责把由CD4511产生的信号表示出来，从而实现整个电子时钟的显示功能。
(6)校时电路
校时电路负责对时钟的时间调整，以实现与标准时间一致。
(7)整点报时电路
整点报时电路负责整点报时，一般是报时结束时刚好是整点。
4.单元电路的设计和元器件的选择
4.1时钟秒脉冲的产生
为确保数字时钟走时准确及稳定，我们采用晶体振荡器给整点报时数字时钟提供一个频率稳定的方波信号。因此，我们采用了一个32768Hz的晶振、电阻、电容和CD4060分频器和74LS74D型触发器构成整个秒脉冲产生电路。其中由晶振产生的32768Hz输入到CD4060分频器，再由输出端Q14(即3脚)输出一个频率为2Hz的方波信号，但不能直接输到秒计数器。需要再经过74LS74D型触发器，它是上升沿触发，故由74LS74D型触发器输出端Q(即5脚)输出频率为1Hz的方波信号，此信号正可直接送到CD4510秒计数器CP脉冲的输入端CLK(即15脚)。连接如图4.1。
信息与电气工程学院
课程设计说明书
课程名称：整点报时数字钟
题目：整点报时数字钟
专业班级：电气工程及其自动化07-05
学生姓名：
学号：
指导教师：崔春艳
设计周数：2周
设计成绩：
1. 课程设计目的 ………………………………………………………
2 .课程设计的要求 ……………………………………………………
3. 数字钟方案设计 ……………………………………………………
一般在电子设计中，使用到的集成块，一类是由三极管组成，一类是由COMS组成，它们的工作电压不同。其中三极管的是5伏，COMS的是3-18伏。在本时钟设计中，我们用到的CD4510、CD4511、CD4060、74LS74、74LS08、74LS00中都有BJT和COMS组成,因此我们在设计中采用5伏电源供电。
（2）元器件及参数选择。
（3）设计的全过程，附上有关资料和图纸，有心得体会。
3数字钟方案设计
3.1数字钟的系统方案
数字钟实际上是一个对标准频率（1HZ）进行计数的计数电路。由于计数的起始时间不可能与标准时间（如北京时间）一致，故需要在电路上加一个校时电路，同时标准的1HZ时间信号必须做到准确稳定。为了保证计时的稳定及准确，通常使用精度比较高的石英晶体振荡器电路构成数字钟的频率发生器。
6.1 系统调试方法………………………………………………………
6.2调试出现的问题及解决方法 ………………………………………
7. 元器件清单…………………………………………………………
8. 主要元件介绍 ………………………………………………………
9. 课程设计总结和心得体会 …………………………………………
5.数字钟的PCB 板图的设计……………………………………………
5.1PROTEL99的使用 ……………………………………………………
5.2具体工艺要求和相关规则 …………………………………………
5.3 注意事项 …………………………………………………………
6.系统调试………………………………………………………………
4.3 双六十进制计数电路设计…………………………………………
4.4 二十四进制计数电路的设计………………………………………
4.5 译码驱动及显示单元电路设计……………………………………
4.6 整点报时器单元电路………………………………………………
4.7 校正单元电路的设计………………………………………………
4.2六十进制计数电路的设计
六十进制的电路可用于本电子数字时钟的分和秒。为了实现六十进制，我们采用了两块CD4510集成元件。该元件是一个能实现十进制的，类似于我们所学的74LS290，不过CD4510是异步清零且高电平有效，预置端高电平有效。而在这我们采用整体清零法，故把两个CD4510的全部预置端分别是P1、P2、P3、P4加上低电平(即4、12、13、3脚接地即可)。再把PSE、C1(即1、5脚接地)，还有六十进制的个位上的RST(即9脚)也接上低电，两个U/D(即10脚)接高电平。最后从六十进制的十位上的四个输出端中，把Q2和Q3(即11、14脚)送进一个与门(即74LS08)，再把与门输出端连到六十进制的十位上的RST(即标号为U13的CD4510的9脚)，从而实现清零。电路连接如图4.2
3.2数字钟实现的功能如下：
（1）设计时间以24小时为一个周期；
（2）显示时、分、秒；
（3）具有校时功能，可以分别对时及分进行单独校时，使其校正到标准时间；
（4）计时过程具有报时功能，当时间到达整点前10秒进行蜂鸣报时；
3.3数字逻辑框架图
在数字时钟中总包括以下几部分。
(1)晶体振荡器 一般是产生一个高频率的脉冲信号(产生频率的大小由晶振电路决
定)，本设计中路产生的高频率脉冲信号转换为低频率。本电子时钟所用的分频器是把频率为32768Hz转换为1Hz的方形脉冲信号。由CD4060和74LS74完成。
(3)计数器
计数器负责计数功能，也是时钟比较重要的部分。其中CD4510就是一个能实现十进制的计数器，我们把六个CD4510连接成两个60进制和一个24进制。
9.1 设计过程中遇到的问题及解决方法………………………………
9.2 个人体会……………………………………………………………
10. 参考文献……………………………………………………………
附录 ……………………………………………………………………
1 数字钟原理图………………………………………………………