视频处理模块设计方案报告(仅供内部使用)拟制：刘志刚日期：2011/7/20 审核：日期：批准：日期：湖南兴天电子科技有限公司版权所有不得复制目录1、引言与范围 (4)2、开发项目说明 (4)3、历史及修改原因 (4)4、功能与性能指标 (4)4.1 硬件技术要求 (4)4.2 对外接口要求 (4)5、结构框图 (5)6、系统逻辑框图 (5)6.1 板载内存设计 (5)6.2 以太网口设计 (6)6.3 I/O及外部接口设计 (7)6.4 硬盘及显示接口设计 (7)7、关键技术 (7)7.1 双机冗余总体结构 (7)7.2 寄存器功能描述 (9)7.3 判定主机是否运行正常 (9)7.4 主从切换 (10)7.5 主从之间时间同步 (10)8、关键器件 (10)9、软件设计 (11)9.1 软件技术要求 (11)9.2 软件驱动设计 (11)9.3 软件用户接口 (11)10、电源设计 (11)11、工艺设计 (12)12、结构设计 (12)12.1 结构设计要求 (12)12.2 结构设计方案 (12)12.3 热设计实现 (13)13、抗振动冲击设计 (14)14、电磁兼容性设计 (14)15、可靠性设计 (15)15.1 软件可靠性 (15)16、测试设计 (15)16.1 硬件测试 (15)16.2 软件测试 (18)16.3 环境测试 (18)17、评审报告 (19)附图1：印制板裸板尺寸及安装散热板后的安装尺寸 (20)附图2：安装散热板后的安装尺寸 (21)附图3：插板安装方式 (22)视频处理模块设计方案报告关键词：XGA、FPGA、DDR SDRAM、像素、字符叠加、画中画缩略语清单：对本文所用缩略语进行说明，要求提供每个缩略语的英文全名和中文解释。
1、引言与范围随着我国工业、农业，交通，气象，军事等领域的高速发展，对视频技术的应用需求与日俱增。
特别是近年来红外，气象雷达新技术在军事及气象领域发展日益迅猛，这也为视频的应用技术带来了越来越多的挑战。
为应对这些技术挑战，近年来对视频叠加，视频缩放等算法及应用技术的研究是日益深入，且日益趋于成熟，为我们相关产品的研发打下了坚实基础。
本文正是以视频叠加，视频缩放等算法和技术为基础，以FPGA为主要实现载体，提出了视频处理模块的设计方案，该方案完全是根据客户需求来设计的，以四路XGA信号为视频源，实现三路XGA视频输出，在采集输入的视频上可叠加字符，以小窗口的形式显示输入的视频画面，也可通过快捷键将窗口全屏显示。
2、开发项目说明该项目的视频处理模块按照本公司的命名规则正式命名为“XTDB-”，版本：1.0。
3、历史及修改原因第一版设计，版本号：1.0。
4、功能与性能指标4.1 硬件技术要求a)主芯片类型：FPGA；b) 主频：≥120MHZ；c) 内存： 512Mb；d) 输入信号格式：XGA 1024*768；e) 外部接口：CPCIf) 板卡尺寸：160mm*100mm4.2 对外接口要求a) 4路VGA输入接口；b) 1个CPCI输出接口；5、结构框图根据要求，对输入的四路XGA信号要求能实现字符叠加及在小窗口中显示图像等功能。
输入的XGA信号分辨率为1024*768，最高Pixel速率为94.5Mhz,这个速率对于一般FPGA来讲是可以完全满足要求的。
在系统框图中的DDR SDRAM是挂接在FPGA外面，用来缓存图像的，它的容量大概为512Mb(考虑了富裕容量)。
框图中的A/D，及D/A转换器件是将VGA模拟信号和TTL数字信号相互转换的器件，它们也都是普通器件，ADI公司的此类器件已经在我们公司有过成熟的应用。
图1 主系统框图6、系统逻辑框图6.1 FPGA逻辑设计设计AMD CPU LX800支持单通道DDR400 SDRAM，在设计中我们采用板贴内存的方式来加强主板的抗震性，具体设计方案采用单通道8颗FLASH来完成，如图2所示。
图2 板载内存设计方案Bank0-3为一组，采用片选信号CS0和时钟使能信号CLKE0；Bank4-7为一组，采用片选信号CS1和时钟使能信号CLKE1来实现。
6.2 以太网口设计AMD CPU LX800是PCI总线架构，按照要求我们设计时选用Intel的LU82551 100M PCI总线的芯片，该芯片是业界很成熟的产品，在各种行业中都应用很广泛，因为LX800 CPU只提供4套PCI资源，为了更多的扩充PCI设备，在设计中增加了一颗PLX公司推出的支持热插拔的PCI桥接芯片PCI6140,PCI6140可实现1个PCI资源扩展为4个PCI资源。
如图3所示。
图3 以太网口设计方案如上图所示，PCI桥接芯片ADSEL资源配置为AD19，3个百兆以太网口资源配置分别为网口1：ADSEL:SAD19,INTA；网口2: ADSEL:SAD20,INTB；网口3: ADSEL:SAD21,INTC。
该设计方式的优点在于以太网口的PCI总线出了问题不会影响到CPU主板的正常工作。
6.3 I/O及外部接口设计XTDB-J1120采用Winbond I/O芯片的W83627HG来实现电压监测和看门狗自检，PS2的鼠标键盘接口以及2路RS232接口。
另外再用Fintek公司的F81216D芯片来实现2路RS232接口。
如图4所示图4 I/O及外部接口设计方案如上图所示，采用与AMD LX800搭配的南桥芯片CS5536提供的LPC总线，来连接转换芯片W83627HG和F81216D，W83627HG可提供9路电压监控、1路系统温度监控、1路Watchdog和1路Beep报警输出,完全可以满足设计要求。
6.4 硬盘及显示接口设计XTDB-J1120采用板载固态硬盘设计，以提高整板的抗震性和防尘性，固态硬盘设计方案选用SMI公司的IDE主控芯片SM2231,挂两颗FLASH以备电子硬盘的容量扩充。
该方案对于我司来讲是十分成熟的方案，以及应用于多个平台设计。
显示方面采用LX800本身提供的VGA，可支持最高分辨率1920x1440x32@85Hz或1600x1200x32@100Hz.另外因为LX800 CPU只提供24bit TFT显示接口，固在设计中采用THine公司推出TFT转24Bit LVDS芯片THC63LVDM83R来实现LVDS接口输出。
且分辨率最高支持1600x1200x32bpp@100Hz；该芯片也在我司的多款产品中设计使用，技术上不存在问题。
7、关键技术7.1 双机冗余总体结构容错技术主要是依靠资源的冗余和系统重构资源的精心组织来完成的。
随着半导体元件体积的缩小及成本的下降，以及超大规模集成电路的发展，在计算机容错系统的设计中采用硬件冗余成为当前比较常用的方法。
硬件冗余分为被动硬件冗余、主动硬件冗余和混合硬件冗余。
被动硬件冗余又称为静态硬件冗余。
它应用了故障掩蔽的概念，即是指冗余结构并不随故障情况变化的冗余形式。
通常采用的结构是三模冗余TMR(Triple Modular Redundancy)和二模冗余结构。
为了进一步提高系统的可靠性，可以采用N 模冗余(NMR)。
NMR与TMR的原理相同，只是采用N 个相同的模块。
N 一般为奇数，以方便进行多数表决。
NMR 可以容忍(N 一1)/2 个故障模块。
主动硬件冗余又称为动态硬件冗余，主要采用重组技术。
它通过故障检测、故障定位及故障恢复来达到容错的一种技术。
主动硬件冗余的形式有双机比较、备用替换和成对备用。
带热备份的双机比较系统是在增强型双机比较系统的基础上，增加了一个热备计算机，通常系统中带有进行故障定位的自诊断程序。
系统的工作原理是，系统开始以双机运行，当双机比较系统出现故障时，启动自诊断程序进行故障定位，定位故障后，切换开关将故障机器从系统中切除并换上处于正常工作状态的热备计算机。
按照客户提供的技术要求，本系统为双机冗余备份模式。
XXX设备要求在双机切换时，数据不能丢失，采用静态硬件冗余在切换的过程中，存在丢失数据的可能，因此理想的方案是采用带热备份的双机比较系统。
设计冗余双机系统结构如图5所示：图 5 双机冗余结构在图5中，系统启动时通过ID 值的判定，默认将计算机A 作为主机，计算机B 作为热备机使用。
A 机与B 机并行执行相同的计算，A 机和B 机各有独自的外围控制逻辑和外设，需要防止系统资源的竞争。
在系统中，外围资源包括显示、USB、PS2、快速以太网、RS232 等接口。
A 机和B 机硬件和运行软件是一致的，这样可以降低软、硬件开发难度，并提高了可维性。
由于双机同时占用总线时会造成通信冲突，解决这一问题的方法是限制热备机只从总线接收数据，而不向总线发送数据，所有对总线数据的响应，由主机完成，由于总线接口芯片都具有使能（enable）功能，因此可以通过控制使能位完成这一设计。
主备用机之间的切换用专门设计的仲裁检测逻辑来实现，仲裁检测逻辑根据 A机与B 机周期向它发送的自检信号来判断A 机系统与B机系统运行的状况，并控制切换操作，仲裁逻辑通过FPGA 实现，A 机和B 机在FPGA 中实现的仲裁逻辑是一致的，但两机各自独立的通过自己的仲裁逻辑判断。
在任意时刻，A 机和B 机共有四种工作状态，如下所示：① A 机和B 机都正常工作；② A 机正常、B 机故障；③ A 机故障、B 机正常；④ A 机和B 机都故障。
因此 A 机和B 机的切换逻辑如下：①如果 A 机与B 机均正常运行，则将A 机的运行结果作为系统输出；②如果 A 机正常而B 机故障，亦将A 机的运行结果作为系统输出，同时将B机的运行故障状态报告给A 机，并向B 机进行复位控制操作；③如果 A 机故障，B 机正常，则进行开关切换操作，将B 机的运行结果作为系统输出，同时将A 机的运行故障状态报告给B 机，并向A 机进行复位控制操作(所有的操作过程均作为日志文件保存在系统内，停机后根据日志记录将故障机转入维修)；④如果 A 机与B 机均故障，则由仲裁逻辑发出报警信号，表明系统不可用。
7.2 寄存器功能描述实现仲裁逻辑的基础是定义相关的寄存器，定义的寄存器包括：■总线状态寄存器-RBUS（16bits）：标记总线工作是否正常；■ CPU 状态寄存器-RCPU（16bits）：标记本地CPU 状态是否运行正常；■控制寄存器 RCTL（16bits）：控制本地总线接口的使能；■帧标记寄存器 RFRE（16bits）：显示完成的帧循环标记。
为了保证三个状态寄存器读写数据的一致性，三个状态寄存器的最高位作为读写标志位，读取数据前必须判定此值有效。
7.3 判定主机是否运行正常主机正常工作的条件是CPU 运行正常，总线接口运行正常。