任何一个电子设备、分系统、系统以至复杂的系统工程，要能达到设计的指标和正常运行，只考虑电性能的设计是不够的，还必须同步进行EMC 设计。

否则，在产品定型或系统组建后再发现电磁兼容问题，将会带来许多麻烦，甚至不可挽回的损失。

EMC 学科的建立和一系列电磁兼容标准的制定，为我们从理论与实践的结合上实现产品或系统的电磁兼容提供了指导。

电磁兼容的工作应从设备或系统研制的初期，即方案论证阶段就开始考虑，并贯穿研制过程的各个阶段。

而EMC 设计则是实现设备或系统电磁兼容的关键环节。

有资料表明，进行EMC 设计，可以使90％左右的干扰得以控制。

EMC 设计的最终目的是为了使我们的设备或系统能在预定的电磁环境中正常、稳定的工作，无性能降低或无故障，并对该电磁环境中的任何事物不构成电磁骚扰，即实现电磁兼容。

EMC 设计的目标是通过EMC 测试和认证。

EMC 设计涉及的内容很多。

总括来说，主要是对系统之间及系统内部的电磁兼容性进行分析、预测和控制。

从原理上讲，要研究干扰的三要素(干扰源、干扰的耦合通道和接收器)和抑制干扰的措施等。

从技术上来说，主要是如何运用滤波、接地和屏蔽三大技术。

滤波是消除传导干扰(低频)的最好方法，屏蔽对高频辐射干扰的隔离比较有效。

合理的接地会减小地环路的干扰电流。

电磁兼容设计的基本原则和方法，首先是根据电磁兼容的有关标准和规范，把产品设计对EMC 提出的指标要求分解成元器件级、电路级、模块级和产品级的指标要求，再按照各级要实现的功能要求，逐级分层次的进行设计。

下面以计算机为例，谈谈EMC 设计的粗浅认识。

一、计算机系统工作的特点数字计算机是一个含有多种元器件和许多分系统的复杂的信息技术设备(ITE) 。

外来的电磁骚扰，内部元器件之间、分系统之间的相互窜扰等，对计算机及其传送的信息所产生的干扰与破坏，严重地威胁着计算机工作的稳定性、可靠性和安全性。

据统计，由于干扰引起的计算机事故占其总事故的80％以上。

另外，计算机作为高速运行的数字系统，也不可避免地向外辐射电磁干扰，污染电磁环境，对人体和其它设备造成危害。

所以，计算机系统既是干扰源，又是干扰的敏感接收设备。

随着信息技术的飞速发展，数字系统，特别是计算机系统的电磁兼容性问题会越来越突出。

由于计算机系统以高速运行并传送数字逻辑信号，所以，计算机系统的电磁兼容性研究有其特殊性。

主要表现在：1.计算机是以数字电路为主，数字集成电路既是干扰源又是干扰的敏感器件，如MOS 电路、D/A 电路等；2.计算机以低电平传送信号，在电磁环境中易受干扰，即抗扰性差；3.数字电路工作于逻辑方式，干扰超过阈值后，其状态不会因干扰消失而恢复(模拟电路在瞬时干扰消失后，系统工作可以恢复正常)；4.计算机以识别二进制码为基础，传送的是脉冲信号，因此，系统中分布着高频含量丰富的谐波，易产生高频干扰；5.计算机工作于开关和瞬时状态的电路较多，瞬时产生的能量很大，干扰也就大；6.计算机中使用的传输线常常需要作为具有分布参数特性的长线理论去考虑和分析，而长线有延时、波形畸变和受外界干扰等问题，应采取屏蔽和匹配等措施；7.在计算机中，干扰信号以差模和共模两种形态来表征干扰作用的存在；8.“计算机病毒”是计算机特有的干扰；9.计算机是传送信息的设备，一旦有用信息被泄漏，将会造成失密；10.利用计算机硬件和软件相结合的技术抑制EMI 是计算机独特的技术手段。

二、计算机系统的电磁兼容设计根据计算机工作的特点和信息技术设备的EMC 标准，在设计中应考虑如下诸多方面：(一) 元器件的选择和电路的分析是EMC 设计的基础。

1. 元器件的精心选择计算机是以数字逻辑电路为主，并以低电平传输信号。

所用的数字集成电路(IC)既是干扰源，又是干扰的敏感器件。

不同的器件其噪声和延时指标不同，在器件手册中对噪声容限等都有明确的规定，因此，器件需要精心选择。

逻辑器件的抗干扰性取决于噪声容限。

所谓噪声容限，即迭加在器件输入信号上的噪声最大允许值。

直流噪声容限关系到器件的翻转电压，而交流噪声容限则与器件的延时相关。

一般认为，MOS 器件的抗扰性差，加之工作在低电压、高速和高密度组装，器件很易受外来干扰而触发，造成误动作。

所以，应尽量选取小功率、低损耗、抗扰性强、温度特性好和抗静电的器件。

如CMOS 、HTL等。

2. 电路的分析逻辑电路的噪声，作为干扰源引起的电磁骚扰，是不容忽视的。

在计算机电路设计中，人们往往注重逻辑功能的实现，而忽略随之产生的干扰。

然而，数字电路工作时，在发生“0”、“1”状态或高、低电平变换的过程中，会有电流从电路流回源或流入地线。

这种变化的电流将会在电源或地线的阻抗上产生电压的波动或电压降。

这也就是噪声电压。

它会通过公共阻抗去窜扰其它电路，也会通过器件或互连线等辐射其干扰。

尤其要注意的是数字电路工作在脉冲状态，从付氏变换可知，脉冲信号的频谱范围很宽（主要是脉冲的上升沿和下降沿所决定的），其高次谐波的频率可达千兆以上，远高于脉冲信号的工作频率。

我们知道，传导骚扰随频率成正比增加，而辐射骚扰更是随频率的平方而增加。

所以，在数字电路中，器件的翻转速度越快，产生的干扰也就越大（高频情况下，阻抗呈感性，噪声电压U=L(di/dt) 。

如MOS 存储器是以电容器充放电为基础的电路，为提高存取速度，要求电容器快速充放电，所以瞬时的工作电流可高达百余毫安，工作频率可在百兆以上，如果多片存储器同时工作，将会在瞬间产生很大的噪声电流，并引起电源电压波动，使电路工作电源电压发生偏移，从而影响其他电路的稳定工作，甚至发生错误。

在地线上产生的噪声干扰（尖峰电压）也会通过公共地阻抗去干扰其它电路。

再如微处理器的各种时钟电路，振荡器电路以及驱动器等周期性的脉冲电路都是典型的强干扰源。

但它们又是计算机系统中不可缺少和无可取代的电路，只有在EMC 设计中，通过精心选择器件和全面分析电路并采取有效措施，使噪声骚扰在产品或系统设计的初级阶段即被抑制。

3. 实现EMC 的具体措施：1）在满足功能要求的前提下，波形前、后沿的陡峭程度应有所控制。

尽量避免使用不必要的高速电路，以减少高频辐射、窜扰和耦合干扰；2）对于安装有高速电路的底板，应建立正确的、良好的接地系统。

如采用具有地线面的多层印制板，与各子线路板连接时，应为每一个高速时钟信号线、数据和地址信号线提供一条地线。

还可在信号线和数据线上加铁氧体磁珠等。

3）高频电路加装去耦电容。

如在存储器等高速器件的电源引脚与接地脚之间，加小容值的高频滤波电容（一般为0.001 f），以减小瞬态干扰的影响；对于印制电路，板上的电源入口处应加足够容量的低频旁路电容，为整个电路板提供一个电流源，以补偿电路板工作时所产生的噪声电流，从而使电源电压得以稳定。

4）在元器件和电路的布局上，注意各种不相容的电路，如数字与模拟、高速与低速、大电流与小电流、噪声大的器件与敏感器件都应分开安排。

对互联线进行滤波(如使用信号滤波器)，在电路之间采取屏蔽或隔离(如采用变压器耦合，光电耦合等)。

强电的馈线必须单独走，绝不能与信号线混在一起，强信号线与弱信号线要正交而不能平行走线等等；5）线路中地线的连接要合理。

电源地、信号地和机壳地要分开，最后一点接地。

为避免线间电磁场的耦合，电缆线应屏蔽，而且，引线端口外露尽量短，或采用双绞屏蔽线等；6）利用软件技术提高微处理器的抗干扰能力(如“看门狗”技术等)。

（二）印制电路板级的EMC 设计印制电路板是计算机的基本部件，它的电磁兼容性直接关系到计算机系统的稳定与可靠。

一般来说，元器件、电路和地线引起的骚扰都会在印制电路板上反映出来。

在数字系统中，随着时钟频率的大幅度提高，PCB 板布局密度的不断增加，极短的波长会使高频阻抗增加，小于1/4 波长的印制线会产生天线效应，细间距会使线间耦合干扰严重等等。

尽管遵照国标GB4588.3 《印制电路板设计与使用》标准进行印制板的CAD 设计，也有兼顾EMC 的成分，然而，这与IC 技术的发展对EMC 提出的要求是远远不够的。

尤其对高速度、高密度、细间距、多引脚和多层板的表面贴装来说，还面临许多新的技术难题。

但是，在板级解决EMI 问题，终究比解决设备级（或系统级）EMI 问题付出的代价要小得多。

因此，对PCB 板的EMC 设计，应给予足够的重视。

1、PCB 板的布局设计要合理，这是解决板级EMC 的重要环节。

根据线路和功能设计的需要，印制板可采用单层、双层和多层。

对于高速逻辑电路和复杂的巨型计算机，只有采用多层印制板，才能较好地解决电磁兼容性问题。

1）多层印制板的层数与层间的安排视布线的密集程度及EMC 的要求而定。

其基本原则是电源平面应靠近接地层。

所以，除元器件在表层外，内层分别为电源层、接地层和信号线层。

电源层应紧贴地线层，而且电源层在下，利用两层间的电容作为电源的去耦电容，而且，接地层还可对电源层上分布的辐射电流起屏蔽作用，从而抑止供电线路和公共阻抗上的噪声。

信号线层应与接地层相邻，加大信号线与地线面之间的分布电容，以抑止噪声向空间辐射的能力。

尤其在高频，回流线要走靠近信号线的路径（地线面提供最佳回流路径）以达信号环路面积最小，阻抗最小（环路面积越小，环路电感越小）。

从而减小了辐射。

图3－2－1 为多层印制板示意图。

元件层( 面)接地层( 面) 电源层（面）图3－2－1 多层印制板示意图2）模拟和数字电路应分层布线，地和电源也要分开，以达到板上各电路之间的相互兼容。

3）元器件在板上的布局应按电源电压、电路的速度快慢及电流的大小等分组布线，如时电源模块、低速逻辑中频、中速逻辑高频和高频逻辑图3-2-2 PCB 板功能模块布局图钟、振荡器等主要骚扰源，应单独布线，远离敏感电路，与其它功能块隔离，自身屏蔽等。

各种连接器电缆应尽量从印制板的一侧引出。

图3－2－2 为印制板各功能模块布线位置示意图。

2、采用去耦技术，以抑制噪声。

即可在PCB 板的外接电源和器件电源上加接对地去耦电容。

用来虑除高速器件在电源上引起地骚扰电流，从而保持电源的平稳和洁净。

关键是选好电容量和接入电容的地点。

一般来说，器件上加局部去耦电容(如0.1 f//0.01 f)，而整体去耦（或旁路）电容则加在靠近PCB 板外接电源线入口与地之间，其值应大于PCB 板所有负载电容的50 倍以上。

另外，在I/O 连接器、时钟发生器附近，也都应加旁路电容。

还由于电容器具有自谐振频率，故需选择自谐振频率高的电容器。

电容器材料对温度敏感，故需选择温度系数好的电容器。

1、坚持PCB 板级的EMC ／CAD 软件布线设计是消除EMI 隐患的有效方法。

该类软件包括在原有的PCB ／CAD 软件基础上扩充EMC 功能，也可以是完整的EMC 专用软件，以及可视化的电磁场分析软件等。