• 2.1.2 8086 CPU的引脚及其功能 根据所连的存储器和外设规模的不同，使它们可 以在两种模式下工作： 系统的最小模式：只有一8086/8088CPU。 系统的最大模式：有两个或两个以上的CPU，一个 为主CPU8086/8088，另一个为协CPU8087/8089。 指令周期：执行一条指令所需要的时间。 总线周期（机器周期）：CPU通过总线与存储器或 I/O接口进行一次数据传输所需的时间。 T状态（时钟周期）：CPU处理动作的最小单位。
总线接口部件
1、总线接口部件 功能： （1）从取指令送到指令队列。 （2）CPU执行指令时，到指定的位置取操作数，并将 其送至要求的位置单元中。 总线接口部件的组成： （1）四个段地址寄存器 CS，16位代码段寄存器； DS，16位数据段寄存器； ES，16位附加段寄存器； SS，16位堆栈段寄存器。
• 2.1.3 8088 CPU的引脚 8086和8088 具有相同的内部总线、内部寄存器 和指令系统，在软件上也是相互兼容的。 8088与8086在引线上的区别： （1）8088外部一次只传送8为数据，因此其引线 A8~A15仅用于地址信号。 A8~A15 （2）8086上的/BHE/S7信号在8088上变为 /SSO(HIGH)。它与IO//M和DR//R信号一起，决 定8088在最小模式下现行总线周期的状态。 （3）8088的引线28是IO//M。
（10）RESET：复位信号，输入，高电平有效。RESET信 号至少要保持4个时钟周期。复位时：标志寄存器、IP、 DS、SS、ES为0，CS=FFFFH，复位后CPU从FFFF0H处开始 执行。 （11）ALE：地址锁存允许信号，输出，高电平有效。 用来锁存地址信号A15-A0，分时使用AD15-AD0地址/数 据总线。 （12）DT//R：数据发送/接收控制信号，三态输出。此 信号控制数据总线驱动器8286的数据传送方向， DT//R=1，发送数据----写操作；DT//R=0，接收数据--读 操作。 （13）/DEN：数据允许信号，三态输出，低电平有效。 表示数据总线上有有效数据。它长作为数据总线驱动器 8286的选通信号。
（2）/RD：读信号，三态输出，低电平有效。/RD=0， 表示当前CPU正在对存储器或I/O端口进行读操作。 （3）/WR：写信号，三态输出，低电平有效。/WR=0， 表示当前CPU正在对存储器或I/O端口进行读操作。 （4）M//IO：存储器或IO端口访问信号，三态输出。 M//IO=1，表示CPU正在访问存储器；M//IO=0，表示 CPU正在访问IO端口。 （5）READY：准备就绪信号，输入，高电平有效。 READY=1，表示CPU访问的存储器或IO端口已准备好传 送数据。若CPU在总线周期T3状态检测到READY=0，表 示未准备好，CPU自动插入一个或多个等待状态TW，直 到READY=1为止。
S4、S3组合所对应的段寄存器情况 S4 0 0 1 1 S3 0 1 0 1 段寄存器 当前正在使用ES 当前正在使用SS 当前正在使用CS 当前正在使用DS
3、控制总线 (1)/BHE/S7：高8位数据总线允许/状态复用引脚。在总 线周期的T1状态，此引脚输出/BHE信号，表示高8位数 据线D15-D8上的数据有效。
8086CPU结构图 AH BH CH DH SP BP DI SI AL BL CL DL 地址加 法器
20位 16位
通 用 寄 存 器
CS DS SS ES IP 内部寄 存器
I/O 控制 电路 外 总 线
运算寄存器 执行部分 控制电路 ALU
1 2 3 4 5 6 8位 指令队列缓冲器
标志
执行部件
总周期
T1 T2 T3 TW T4
而当系统规模较大时，要求有较强的驱动能力， 这样就需要两个获两个以上的微处理器。其中有一个 是主处理器8086或8088，其它的处理器称为协处理器， 它们协助主处理器工作。例如8088便通过总线控制器 8288来形成各种控制信号。 如图所示，为8086CPU和8088CPU的引脚信号图。 共有40条引脚线，这些引脚线用来输出或接收各种信 号：地址线，数据线，控制线和状态线，电源线和定 时线。 由于8088微处理器是一种准16位机。其内部结构 基本上与8086相同，其信号也与8086基本相同，只是 有一些引脚的功能有所不同，在这里，我们将以8086 为例，具体介绍一下最小模式下和最大模式下各位引 脚功能，如出现功能不同的引脚再具体讲解 。
（14）HOLD：总线请求信号，输入，高电平有效。当 系统中CPU之外的另一个控制器要求使用系统总线时， 通过它向CPU发一高电平的请求信号。 （15）HLDA：总线请求响应信号，输出，高电平有效。 当HLDA有效时，表示CPU对其它控制器的总线请求作出 响应，与此同时，所有与三态总线相接的CPU的线脚呈 现高阻抗状态，从而让出总线。 （16）MN//MX：工作模式选择信号，输入。 MN//MX=1，表示CPU工作在最小模式系统；MN//MX=0， 表示CPU工作在最大模式系统。 （17）CLK：主时钟信号，输入。8086/8088的时钟频率 为5MHZ。
VCC（5V） AD15/A15 A16/S3 A17/S4 A18/S5 A19/S6 /BHE/S7 HIGH（SSO） MN//MX /RD HOLD（/RQ//GT0） HLDA（/RQ//GT1） /WR（/LOCK） M//IO（/S2） DT//R（/S1） /DEN（/S0） ALE（QS0） /INTA（QS1） /TEST READY RESET
（2）S2、S1、S0：总线周期状态信号，三态输出。 S2、S1、S0状态信号的编码 S2 0 0 0 0 1 1 1 1 S1 0 0 1 1 0 0 1 1 S0 0 1 0 1 0 1 0 1 操作过程 发中断响应信号 读I/O端口 写I/O端口 暂停 取指令 读存储器 写存储器 无作用 产生信号 /INTA IORC IOWC 无 /MRDC /MRDC /AMWC 无
第二章 16位微处理器
本章学习的内容： • 8086/8088引线及其功能 • 8086 CPU的内部结构 • 8086 CPU CPU的工作时序 • 系统总的形成
2.1 8086/8088处理器
• 2.1.18086/8088 CPU的 特点： 1、设置指令预取队列（指令队列缓冲器） 2、设立了地址段寄存器 3、在结构上和指令设置方面支持多微处理器 系统 总之，8086/88微处理器不仅将微处理器内部 寄存器扩充到16位，从而寻址能力和算术 逻辑运算能力有了进一步提高，而且在综 合性能方面都比8位机有所提高。
而当系统规模较大时，要求有较强的驱动能力， 这样就需要两个获两个以上的微处理器。其中有一个 是主处理器8086或8088，其它的处理器称为协处理器， 它们协助主处理器工作。例如8088便通过总线控制器 8288来形成各种控制信号。 如图所示，为8086CPU和8088CPU的引脚信号图。 共有40条引脚线，这些引脚线用来输出或接收各种信 号：地址线，数据线，控制线和状态线，电源线和定 时线。 由于8088微处理器是一种准16位机。其内部结构 基本上与8086相同，其信号也与8086基本相同，只是 有一些引脚的功能有所不同，在这里，我们将以8086 为例，具体介绍一下最小模式下和最大模式下各位引 脚功能，如出现功能不同的引脚再具体讲解 。
A19/S6-A16/S3：输出访问存储器的20位地址的高4位地 址A19-A16。 A19/S6-A16/S3：输出CPU的工作状态。 A19/S6-A16/S3：分时工作，T1状态：输出地址的高4位 信息；T2、T3、T4状态：输出状态信息。 S6：指示8086/8088当前是否与总线相连，S6=0，表示 8086/8088当前与总线相连。 8086/8088 S5：表明中断允许标志当前的设置。S5=0，表示CPU中 断是关闭的，禁止一切可屏蔽中断源的中断请求； S5=1，表示CPU中断是开放的，允许一切可屏蔽中断源 的中断申请。 S4、S3：指出当前使用段寄存器的情况。
（3）/RQ//GT1、/RQ//GT2：总线请求信号 ） 、 ： 输入） 总线请求允许信号 输出），双向， 总线请求允许信号（ ），双向 （输入）/总线请求允许信号（输出），双向， 低电平有效。 低电平有效。 （4）/LOCK：总线封锁信号，三态输出，低电 ） ：总线封锁信号，三态输出， 平有效。 平有效。/LOCK=0，CPU不允许其它控制器占 ， 不允许其它控制器占 用总线。 用总线。
4、电源线和地线 8086/8088采用单+5V，1、20引脚为地线。 5、最大模式下的有关引脚 （1）QS1、QS2：指令队列状态信号，输出。根据该 信号，从外部可以跟踪CPU内部的指令队列。 QS1 0 0 1 1 QS2 0 1 0 1 含义 无操作 将指令首字节送入指令队列 队列为空 将指令其余字节送指令队列
在T2、T3、TW和T4状态时，此引脚输出S7状态信号。 /BHE、A0组合： /BHE A0
0 0 1
1
总线使用情况
从偶地址单元开始，在16位数据总线上进行字传送 从奇地址单元开始，在高8位数据总线上进行字节传送 从偶地址单元开始，在低8位数据总线上进行字节传送 无效
0 1 0
1
S7：8086中无定义。 8088中，在最大模式中，为高电平； 在最小模式中，输出SS0信号，此信号与 其它信号合作将总线周期的读/写动作。
1、地址/数据总线 AD15-AD0：地址/数据复用引脚，双向，三态。 •（8086/8088）AD15-AD0：16位地址总线A15-A0，输 出访问存储器或I/O的地址信息。 •（8086）AD15-AD0：16位数据总线D15-D0，与存储器 和I/O设备交换数据信息。 •（8088）AD7-AD0：8位数据总线D7-D0，与存储器和 I/O设备交换数据信息。 •地址/数据总线复用，分时工作。 2、地址/状态总线A19/S6-A16/S3 A19/S6-A16/S3：地址/状态总线复用引脚，输出，三态。