• （5）信号下冲的上升沿（Undershoot-Rising Edge）规 则。
• （6）阻抗约束（Impedance）规则。 • （7）信号高电平（Signal Top Value）规则。 • （8）信号基值（Signal Base Value）规则。 • （9）飞升时间的上升沿（Flight Time-Rising Edge）规则。 • （10）飞升时间的下降沿（Flight Time-Falling Edge）规则。
8.1.2 信号完整性分析工具
• Altium Designer 18的信号完整性分析模块的设计特性如下： • 设置简单，可以像在PCB编辑器中定义设计规则一样定义设计参
数。
• 通过运行DRC，可以快速定位不符合设计需求的网络。 • 无需特殊的经验，可以从PCB中直接进行信号完整性分析。 • 提供快速的反射和串扰分析。 • 利用I/O缓冲器宏模型，无需额外的SPICE或模拟仿真知识。 • 信号完整性分析的结果采用示波器形式显示。 • 采用成熟的传输线特性计算和并发仿真算法。 • 用电阻和电容参数值对不同的终止策略进行假设分析，并可对逻辑
第八章 信号完整性分析
完整性分析 器，以及实用的SI专用工具，使Altium Designer 18用户能够在 软件上就能模拟出整个电路板各个网络的工作情况，同时还提 供了多种补偿方案，帮助用户进一步优化自己的电路设计。
学习要点
信号完整性分析概念 信号完整性分析规则 信号完整性分析器
• 信号完整性分析器的界面主要由以下几部分组成。 • 1．Net（网络列表）栏 • 2．Status（状态）栏 • 3．Designator（标识符）栏 • 4．Termination（终端补偿）栏 • 5．Perform Sweep（执行扫描）复选框
• 在Altium Designer 18中包含有13条信号完整性分析的规则， 下面分别介绍。
• （1）激励信号（Signal Stimulus）规则。 • （2）信号过冲的下降沿（Overshoot-Falling Edge）规则。 • （3）信号过冲的上升沿（Overshoot-Rising Edge）规则。 • （4）信号下冲的下降沿（Undershoot-Falling Edge）规则。
8.1 信号完整性分析概述
• 8.1.1 信号完整性分析的概念
• 所谓信号完整性，顾名思义，就是指信号通过信号线传输 后仍能保持完整，即仍能保持其正确的功能而未受到损伤 的一种特性。具体来说，是指信号在电路中以正确的时序 和电压做出响应的能力。当电路中的信号能够以正确的时 序、要求的持续时间和电压幅度进行传送，并到达输出端 时，说明该电路具有良好的信号完整性，而当信号不能正 常响应时，就出现了信号完整性问题。
• （11）上升边沿斜率（Slope-Rising Edge）规则。 • （12）下降边沿斜率（Slope-Falling Edge）规则 • （13）电源网络（Supply Nets）规则。
8.3 信号完整性分析器设置
• 打开某一项目的某一PCB文件，执行“工具”→“Signal Integrity（信号完整性）”菜单命令，系统开始运行信号完整 信分析器。
块进行快速替换。
• 提供IC模型库，包括校验模型。 • 宏模型逼近使得仿真更快、更精确。 • 自动模型连接。 • 支持I/O缓冲器模型的IBIS2工业标准子集。 • 利用信号完整性宏模型可以快速地自定义模型。
8.2 信号完整性分析规则设置
• 执行“设计”→“规则”菜单命令，系统将弹出如图8-1 所示的“PCB Rules and Constraints Editor（PCB规则及 约束编辑器）”对话框。