8 3A
14 VDD
13 4B
12 4A
11 4Y
10 3Y
9 3B
16 VDD A1 1
15 Yf A2 2
14 Yg LT 3
13 Ya BI 4
12 Yb LE 5
11 Yc A3 6
10 Yd A0 7
9 Ye VSS 8
CC4011 四 2 输入与非门 1A 1 1B 2 1Y 3 2Y 4 2A 5 2B 6 VSS 7
4位二进制同步加(递增)计数器
置数
10 Q3 D3 7 9 ET T LD ET P VSS 8
表5.18.4 CC40161功能表
CR LD CP ET 操作状态
0 1 1 x 0 1 x x 异步清零 x 同步预置 0 保持
清零
数据输入 置数
使能
1
1

1
计数
ET=ETT&ETP
CO=Q3Q2Q1Q0
•Segment Identification
灭灯
锁存
•Display:
A0
与74LS48管脚基本兼容
Pin Assignments
Truth Table
X = Don’t Care *Depends upon the BCD code applied during the 0 to 1 transition of LE.
＋ VDD
D3 D2 D1 D0 CP 6 5 4 3 2 CP
六十进制计数器 并行进位（同步）
优点：速度较快；
缺点：较复杂。
四、译码显示电路的构成
1. 译码器CD4511BC
• BCD-to-7 Segment Latch/Decoder/Driver
灯测试
A1
A2 Top View A3
第三阶段实验
数字电路实验
与非门参数测试与组合逻辑电路设计 集成触发器
计数、译码、显示电路
计数、译码、显示电路
（p126）
一、实验目的
二、实验内容与具体要求
三、计数器40161的逻辑功能及其应用
四、译码显示电路的构成
五、实验注意事项
一、 实验目的
掌握40161的逻辑功能及使用方法； 掌握译码、显示电路的构成及使用方法； 进一步熟悉计数器输出波形的测试方法； 学习数字电路设计、组装与调试的方法。
a f e g d b c p
a
b
16 VDD CR 1
15 CO CP 2
14 Q0 D0 3
13 Q1 D1 4
12 Q2 D2 5
11 Q3 D3 6
10
9
ET T LD ET P VSS 7 8
CC40161 4 位二进制同步计数器 CC40163
e
d
c
p
共阴数码显示器
CD40161 MC14161
进 位 信 号 0 & 11 12 13 14 9 LD Q3 Q2 Q1 Q0 ET P CC40161 D3 D2 6 5 ET T CR D1 D0 CP 4 3 2 ＋ VDD 7 10 1 6 9 LD 1 0 1 & 11 12 13 14 Q3 Q2 Q1 Q0 ET P CC40161 D3 D2 5 ＋ VDD 7 1 0 0 1
CC4511 4-7 段锁存译码器/驱动器
MC14011
CD4011
MC14511
CD4511
ET T 10 CR 1 D1 D0 CP 4 3 2 CP
六十进制计数器: 串行进位（异步）
优点：简单； 缺点：速度较慢
出现竞争冒险的可能性较大
3. 构成多位计数器的级联方法
进 位 信 号 9 1 0 & & 11 12 13 14 Q3 Q2 Q1 Q0 ET P LD CC40161(2) ET T CR D3 D2 D1 D0 CP 6 5 4 3 2 7 10 ＋ VDD 1 9 LD CR 1 0 1 & & 11 12 13 14 Q3 Q2 Q1 Q0 CC40161(1) ET P ET T ＋ VDD 7 10 1 0 0 1
1. 40161的时序波形图
CR LD
数 据 输 入
D0 D1 D2 D3 1 CP ET P ET T Q0 Q1 Q2 Q3 CO 12 13 14 15 0 1 2 2 3 8 9
输 出
异步 清零
同步 预置
计数
保持
2. 构成任意进制计数器的方法
•利用异步清零
1 ＋VDD 11 12 13 14 7 10 9 ET P ET T LD 2 Q3 Q2 Q1 Q0 CC40161 CR 1 0 1 0 &
510
+5V 3 4 5
公共 限流 电阻
五、实验注意事项
1．电源 （VDD=＋5V、VSS=地）
核对无误，再接入！
2．输出端切忌短路、线与！
3．CMOS电路多余输入端 —— 不能悬空
4．电路图一定要标上芯片引脚号
5．芯片管脚图
6. CMOS电路驱动TTL电路的能力有限。
芯片管脚图 见389页
g f
二、实验内容与具体要求
1. 测试CC40161的逻辑功能（与2合并测试）。 2. 设计并组装十进制计数、译码、显示电路。
CP=1Hz时，按161功能表的每一行设置清零、置数、 使能信号，观察并记录实验结果； CP=1kHz时，161处于计数状态，观测并记录十进制计 数器输出Q0、Q1、Q2、Q3以及CP的波形，比较它们的时序 关系。 注意：示波器触发源的选择。
2. 共阴七段显示器
• Light Emitting Diode (LED) Readout
g f a b
a f e g d b c p
a
b
c
e
d d
e
c f
p g
p
3.译码显示电路的构成
p a b c d e f g 13 12 11 10 9 15 14 a b c d e f g 4511 A3 6 2 A2 1 A1 7 A0
• 利用同步预置清零
1 ＋VDD 11 12 13 14 7 10 1 ET P ET T CR 2 Q3 Q2 Q1 Q0 CC40161 LD 9 0 0 1 &
D3 D2 D1 D0 6 5 4 3
D3 D2 D1 D0 6 5 4 3
CP
CP
优点：清零可靠
输出没有毛刺
3. 构成多位计数器的级联方法
3*. 设计并组装60进制计数、译码、显示电路。 4*. 设计并组装24进制计数、译码、显示电路。
（3和4任选一项）
三、计数器40161的逻辑功能及其应用
1. 40161的逻辑功能:
进位
0 D0 4 13 Q1 D1 5 12 Q2 D2 6 11