• 掌握用译码器、数据选择器实现组合逻辑 电路的方法。
实验仪器
1. 万用表 2. 直流稳压电源 3. 数字电路实验板
一块 一台 一块
实验说明
• 两种MSI器件：译码器和数据选择器 1.译码器（通用译码器）
译码器是一个多路输入、多路输出的 组合逻辑电路，其功能是将输入的一组二 进制代码译成与其相应的特定含义（如十 进制、地址线、指令等）。常见的MSI译码 器有2-4译码器（74LS139）、3-8译码 （74LS138）、4-16译码器（74LS154）等。 下面主要介绍3-8译码器74LS138。
差，并将结果填入表4-1-2中。
表4-1-2
A4 A 3 A 2 A 1 B4 B 3 B2 B 1
数码显示
0100
0010
1001
0010
1000
0001
2. 用四位全加器74LS283实现由8421码到余3 码的转换，列表验证其真值表。
组合逻辑研究（二）
实验目的
• 了解译码器、数据选择器的工作原理及其 功能;
这里主要介绍8选1数据选择器74LS151。
VCC
D4
D5
D6
D7
A0
A1
A2
16
15
14
13
12
11
10
9
74LS151
1
2
3
4
5
6
D3
D2
D1
D0
Y
W
7
8
E GND
图5-6 74LS151外引线排列图
实验内容
VCC
Y0
Y1
Y2
Y3
Y4
Y5
Y6
16
15
14
13
12
11
10
9
74LS138
1
2
3
4
5
6
7
8
A0
A1
A2
G2 A G2B
G1
Y7 GND
图5-5 74LS138管脚图
2.数据选择器
又称多路开关（MUX），是一个多路输入、单 端输出（有的具有互补输出端）的组合逻辑器件。 其工作原理类似于一个单刀多掷开关，在地址码 （或称选择输入端）的控制下将某一路的输入作 为输出，以实现多通道数据传输。数据选择器有 74LS157（四2选1MUX），74LS153（双4选1MUX）， 74LS151（8选1MUX），74LS150（16选1MUX）等。
位全加器电路。此电路可
以实现两个1位二A进制B数
i
i
( 和 ）相加，并考虑来
自低C一i 位的进位（S i ）， 输C出i 1 为本位和， 为 本位向高一位的进位。
逻辑表达式为：
Ai
Bi
Si
Ci1
Ci1
图4-1-2 1位全加器电路
SA B C
i
i
i
i
C ( A B )C A B
i 1
i
i
i
ii
基本命题3
3.组成编码-译码-显示 电路 8-3线优先编码器 74LS148、7段字型译 码器74LS48(248)和数 码管。 将编码器8个数据输入 端接至实验板上的逻 辑开关，依次给8个输 入端送0-1信号，记录 实验结果。
a fgb edc
abcdefg LT BI/RBO 74LS248 RBI
DCBA 1
a
f
g
b
e
c
d
a b c def g
74L S248
LT BI /RBO
RBI
1
F4
F3
F2
F1
C4 7 4 L S 2 8 3
C0
B 4B 3B 2B 1
A 4A 3A 2A 1
图4-1-4 加法-译码-显示电路
扩展命题
1. 用异或门74LS86和四位全加器74LS283实
现四位减法器，用译码-显示电路显示其
并掌握全加器的应用。 4. *熟悉四位数字比较器的原理，掌握四位
数字比较器的应用。
实验所用仪器、设备
• 万用表
一块
• 直流稳压电源 一台
• 数字电路实验板 一块
实验说明
• 组合逻辑电路是数字电路中最常见的逻辑 电路之一，它是根据给定的逻辑功能，设 计出实现这些功能的逻辑电路。
• 组合逻辑电路的特点，就是在任一时刻电 路的输出仅取决于该时刻的输入信号，而 与信号作用前电路所处的状态无关。
实验内容
（一）基本命题
1. 三变量多数表决器 2. 一位全加器 3. 编码、译码、显示电路 4. 四位全加器电路
基本命题1
1.用四2输入与非门74LS00，按照P104图4-1-
1连接实验线路，输入加逻辑开关，输出加
LED灯，测试三变量多数表决器的功能，并
记录真值表。
A B
C
F
图4-1-1 用门电路实现的多数表决电路
组合逻辑电路设计步骤
1. 逻辑抽象。将文字描述的逻辑命题转换成真值表。 2. 选择器件类型。根据命题的要求和器件的功能决定采用
哪种器件。 3. 根据真值表和选用逻辑器件的类型，写出相应的逻辑函
数表达式。当采用SSI集成门电路设计时，为了使电路最 简，应将逻辑表达式化简，并变换成与门电路相对应的 最简式；当采用MSI组合逻辑器件设计时，则不用将逻辑 函数进行化简，只需将其变换成MSI器件所需要的函数形 式。 4. 根据逻辑函数表达式及选用的逻辑器件画出逻辑电路图。
2
3
4
5
6
7
8
图4-1-3 编码、译码与显示电路
基本命题4
4.用MSI器件74LS283实现四位全加器电路，
用译码-显示电路显示其全加和，并将结果
填入表4-1-1中。
表4-1-1
A4 A3 A2 A1
0010
B4 B3 B2 B1
0101
C0
C4
0
数码 显示
结果转换为 十进制数
0010 0110 1 1010 1101 0
电子线路实验-数电-2013
实验项目：
一、 组合逻辑研究（一） 二、 组合逻辑研究（二） 三、 集成触发器 四、 计数器及其应用研究 五、移位寄存器及其应用 六、脉冲电路的产生与整形
实验器材
一、 组合逻辑研究（一）
实验目的
1. 了解用SSI器件实现简单组合逻辑电路的 方法。
2. 了解编码、译码与显示的工作原理。 3. 掌握用MSI器件实现四位全加器的方法，
基本命题2
2.用四2输入异或门74LS86和四2输入与非门
74LS00组成1位全加器电路，输入加逻辑开
关，输出加LED灯，测试其功能,并记录真
值表。
Ai
Bi
Si
Ci1
Ci1
图4-1-2 1位全加器电路
基本命题2
图4-1-2所示电路是由四2
输入与非门74LS00和四2输
入异或门74LS86组成的一
YYY
16
2
1
0
74LS148
VCC
ST
8
II
7
6
I 5
I 4
I 3
I 2
I 1
I 0

K 1
K KKKK KK
2
3
4
5
6
7
8
a fgb edc
a bcdefg
LT
BI/RBO 74LS248
RBI
D
C
B
A
1
Y
Y
Y
16
2
1
0
74LS148
VCC
ST
8
II I
7
6
5
III
4
3
2
I 1
I 0
K 1
K KKKK KK