当前位置:文档之家› 原理试题

原理试题

计算机原理试卷A一、填空题(每空1分,共30分)1.一位8421码十进制计数器,其初始状态为9,加入_______个计数脉冲后,它有第一个进位数输出。

之后,每加____个计数脉冲后就有一个进位输出。

2.BCD码的含义是二进制编码的________,最广泛使用的一种BCD码是________。

3.若要在屏幕上显示或从打印机上打印汉字,必须将汉字的点阵信息(即汉字字形码)事先存储在计算机中。

对于16×16的汉字点阵,其字形码所占空间为________________个字节。

4.若浮点数的尾数用补码表示,当运算结果的两位符号位和小数点后的第一位是________或____时,表明结果是规格化的数。

5.在补码一位乘法中,如果判断位YnY(n+1)=10,则下一步(但不是最后一步)的操作是将部分积加上_____,再向___移一位。

(设x为被乘数,y为乘数)6.控制器的实现方法有三种,它们是以逻辑代数为基础的______和PLA设计,以及采用存储逻辑实现的_____设计。

7.子程序调用指令和转移指令均改变程序的________________。

8.通过改变微指令和微程序来改变机器的指令系统,这种微程序设计技术称之为_____________微程序设计。

9.当前正在执行的指令保存在CPU的________寄存器中;运算结果进位标志C保存在CPU的________寄存器中。

10.由于一个存储器芯片的容量和位数一般不能满足使用要求,所以通常将若干个芯片按_____和___两种方式相连接。

11.___RAM是利用触发器电路的两个稳定状态来表示信息“0”和“1”,故在不断开电源时,可以长久保持信息;__RAM利用电容器上存储的电荷来表示信息“0”和“1”,因此需要不断进行刷新。

12.某半导体存储器的地址码为16位,因此该机由地址码计算出的主存最大容量为________K个单元。

13.响应中断的必须满足以下三个条件:(1)______;(2)____;(3)一条指令执行完毕。

14.按数据传输宽度来分,I/O接口类型可以分成____和_____两种。

15.字节多路通道是一种简单的共享通道,它是建立在_____的基础上,轮流为多台低速和中速外设服务。

选择通道数据的传送是以__________方式进行,因此传送速率高。

16.80486是_________位的微处理器,其芯片上集成了________KB的超高速缓存。

17.AS/400配有丰富的软件,这些软件包括系统软件、______、____、办公室自动化软件、数据库管理系统软件。

二、单项选择题(在每小题的四个备选答案中,选出一个正确的答案,并将其号码填在题干的括号内,每小题1分,共10分)1.运算器由()等部件组成。

A. ALU与主存 B. ALU、累加器与主存C. ALU、通用寄存器和主存 D. ALU、累加器与通用寄存器2.操作系统有4种不同类型,能对多台分布在不同位置上的计算机及其设备之间的通讯进行有效监护和管理的叫()A.分时操作系统 B.批处理操作系统C.网络操作系统 D.实时操作系统3.当全加器的输入为()时,J=1且H=1。

(题中A,B为数据输入,J'为进位输入,J为进位输出,H为和)A. A=B=1,J'=0 B. A=B=J'=1C. A=J'=1,B=0 D. B=J'=1,A=04.右图所示逻辑电路中,当A=C=0时,Y为()(图略)A. 1 B. 0 C.非(B*D)D.非(B+D)5.已知字符“0”的ASCII码为30H,字符“9”的ASCII码前加上一个奇校验位后的数据信息为()A.8H B.9H C. 39H D. 89H E. 09H6.一般情况下两个变量之间可以有()种不同的逻辑微操作。

A. 32 B. 16 C. 8 D. 47.可编程序逻辑阵列PLA其功能相当于()A.其输入端为“与”门的集合,其输出端亦为“与”门的集合B.其输入端为“或”门的集合,其输出端为“与”门的集体C.其输入端为“与”门的集合,其输出端为“或”门的集合D.其输入端为“或”门的集合,其输出端亦为“或”门的集合8.在向下生长的堆栈中,如果入栈指令PUSH X的操作定义为:SP←(SP)-1M(SP)←M(X)则出栈指令POP X应定义为()A.SP←(SP)-1M(X)←M(SP)B.SP←(SP)+1M(X)←M(SP)C.M(X)←M(SP)SP←(SP)-1D.M(X)←M(SP)SP←(SP)+19.从控制存储器中读取一条微指令并执行相应操作的时间叫()A. CPU周期 B.微周期 C.时钟周期 D.机器周期10.()微处理器是Intel 80386/80486微处理器的下一代产品,它的性能比Intel 80486又有较大幅度地提高。

A. AS/400 B. 80387 C. 80486DX D. Pentium三、计算题(共20分)1.逻辑代数化简:Y=非A(BC)+ABC+非(A)非(B)C(3分)2.将十六进制数E7.8H转换为八进制数和十进制数。

(4分)3.设浮点数形式为阶符阶码尾符尾数,其中阶码(包括1位符号位)取4位补码,尾数(包括1位符号位)取8位原码,基为2。

请写出二进制数-110.0101B的浮点数形式。

(5分)4.已知x=10101110,y=10010111,求:(1)非x (2)x+y(4分)5.某计算机字长为8位,y=+0.00101,要求用求补及算术移位方法求得下列机器数:(4分)(1)[-0.5y]补(2)[-2y]补(3)[-0.25y]补四、问答题(共40分)1.如右图所示的两个D触发器,初始状态C1=0,C2=0,当它们的CI端都加入2个CP正脉冲后,C1=?,C2=?(3分)(图略)2.请分别写出8位无符号整数和8位无符号小数所能表示的最大二进制数,并用十进制数分别写出它们的表示范围。

(4分)(注:整数和小数均指定点数)3.数M在A寄存器中,数N在内存某单元内,请写出实现F=2M-N,并将结果保存在A寄存器的微操作序列,并加以注解(设加法器ADDER的两个输入来自A、B寄存器)。

(6分)4.指令的第一个CPU周期应完成哪些工作?(3分)5.(略)6.写出虚拟存储器常用的三种地址格式。

(3分)7.简述在“Cache-主存”组成的存储结构中,存储器读取数据的工作过程。

(3分)8.输入输出接口的基本功能是什么?(4分)计算机原理试卷B本试题分为两部分,第一部分为选择题,1页至2页,第二部分为非选择题,2页至8页,共8页;选择题10分,非选择题90分,满分100分,考试时间150分钟。

第一部分选择题一、单项选择题(本大题共10小题,每小题1分,共10分)在每小题列出的四个选项中只有一个选项是符合题目要求的,请将正确选项前的字母填在题干的括号内。

1.CPU包括()两部分。

A、ALU和累加器B、ALU和控制器C、运算器和控制器D、ALU和主存储器2.计算机运算速度的单位是()A、MTBFB、MIPSC、MHZD、MB3.输入A和B在()时,半加器的进位J’等于1。

A、A=0,B=0B、A=0,B=1C、A=1,B=1D、A=1,B=04.右图所示逻辑电路中,当A=C=0时,Y为()(图略)A.1 B.0 C.非(B*D)D.非(B+D)5.已知字符“0”的ASCII码为30H,字符“9”的ASCII码前加上一个奇校验位后的数据信息为()A.8H B.9H C.39H D.89H E.09H6.一般情况下两个变量之间可以有()种不同的逻辑微操作。

A.32 B.16 C.8 D.47.可编程序逻辑阵列PLA其功能相当于()A.其输入端为“与”门的集合,其输出端亦为“与”门的集合B.其输入端为“或”门的集合,其输出端为“与”门的集体C.其输入端为“与”门的集合,其输出端为“或”门的集合D.其输入端为“或”门的集合,其输出端亦为“或”门的集合8.在向上生长的堆栈中,如果出栈指令POPx的操作定义为:M(x)←M(SP);SP←(SP)-1则入栈指令PUSH X应定义为()A、M(SP)←M(x);SP←(SP)+1B、M(SP)←M(x);SP←(SP)-1C、SP←(SP)+1;M(SP)←M(x)D、SP←(SP)-1;M(SP)←M(x)9.在微程序控制的计算机中,若要修改指令系统,只要()A、改变时序控制方式B、改变微指令格式C、增加微命令个数D、改变控制存储器的内容10.AS/400计算机系统采用的操作系统为()A、DOSB、UNIXC、CP/MD、OS/400第二部分非选择题二、填空题(本大题共18小题,每空1分,共30分)11.用ID(触发器D端)及CI(触发输入端)端来使上升沿触发的D触发器置“0”,则ID 必须为_____________、CI为_____________。

12.任何进位计数制都包含基数和位权两个基本要素。

十六进制的基数为____,其中第i位的权为______。

13.8421BCD码中,十进制数字“5”的BCD码的前面加上奇校验位后,为_____________。

14.浮点运算器Intel 80287协处理器可在80286或80386微机系统的_______模式和______模式下操作。

15.在浮点加法算中,当尾数需要右移时,应进行舍入处理。

常用的舍入方法有________和_____这两种。

16.某机器指令系统中,指令的操作码为8位,则该指令系统最多可以有_____________种指令。

17.如果零地址指令的操作数在内存中,则操作数地址隐式地由_____________来指明。

18.在组合逻辑控制器中,当一条指令取出后,组合逻辑网络的输出分两部分,其主要部分是产生执行该指令所需的_______,另一部分送到______,以便在执行步骤较短的情况下,控制下缩短指令的执行时间。

19.在非堆栈型处理器中,指令ADDx的功能是将x单元中的内容与______相加,结果送入_______。

20.按照存储器的不同工作方式可以将存储器分为随机存取存储器(RAM)、_________、顺序存取存储器(SAM)和________。

21.主存储器进行两次连续、独立的操作(读/写)之间所需的时间称作__________。

22.与静态MOS型存储器相比,动态MOS型存储器的最大特点是存储信息需要不断地___________。

23.程序访问的_____________为Cache的引入提供了理论依据。

24.目前微机系统上使用的鼠标器有两种类型,一种是_____________,另一种是_____________。

25.可以根据中断源在系统中的位置,将中断源分为内部中断和外部中断两类。

相关主题