• I/O CH RDY（I） I/O通道准备好信号（I/O CHANNEL READY）， 此信号平常为高电平时，表示I/O通道已准备好可 供使用。当外界的设备将这一信号设定成低电平 时，将会延长I/O的周期而使CPU进入等待周期， 因此任何速度较慢的设备与PC AT机通讯时，会将 此信号变为低电平，直到接收到有效地址或读写 指令动作完成后为止。注意，这些信号的低电平 时间不可超过10个脉冲周期（PC AT＝1.25us）。 这些信号增加延长的等待周期为系统时钟（PC AT ＝125ns）的整数倍。
用ISA总线作DSP与计算机之间的接口
• 在递阶控制系统的设计中，由于DSP系统 经常需要和计算机进行数据交换，在这 种情况下，大多数都是通过总线方式实 现的。因此DSP系统的总线接口设计也是 DSP应用系统设计的重要组成部分。 由于上述的原因，本节将详细介绍 ISA总线
ISA总线插槽和接口卡外观图
主机接口
利用主机接口，可以实现以下功能： 1. 可以控制处理器和处理器的外部总线，访问任何处理 器资源； 2. 可以读写处理器的 IOP 寄存器，以及 EPBx FIFO 缓冲区， 完成对处理器操作模式的配置，以及建立DMA传输等； 3.利用外部口DMA通道，可以实现主机与处理器之间的程 序与数据传输； 4.可以将主机的8位、16位或32位主机数据打包成32位或 48位内部数据； 5. 使用处理器内部消息和向量中断能确保主机命令的有 效执行； 6.能控制与监控处理器的操作； 7.在多处理器系统中，主机对主从处理器都可以访问。Βιβλιοθήκη 返回1ISA总线的引脚定义表
返回1
ISA总线的引脚定义表续
返回1
ISA总线的引脚定义表续
返回1
ISA总线的引脚定义表续
返回1
ISA总线的引脚定义表续
返回1
ISA总线插槽信号说明1
• SA19~SA0(I/O)
系统地址总线（Address Bus），用 来寻址系统内部存储器和I/O设备的地址， 这20条地址线可寻址1M存储器空间，这 些信号被“BALE”信号锁存，当“BALE” 为高电位时，SA19～SA0被启动，放在系 统总线上，且在“BALE”从高电位下降到 0的下降沿，这些信号被锁定。当这些信 号与LA23～LA20相配合时，则可寻址16M 存储器空间。
返回1
串行口A律、u律压扩
• 所谓数据压扩就是利用对数编码、解码 算法对数据位进行最小化处理。 • A律压扩：是将13位线性码压缩成8位。 • u律压扩：是将14位线性码压缩成8位。
返回1
在标准模式下数据格式：
返回1
ISA总线插槽和地址译码
• 计算机总线是计算机系统内各个模块之 间进行信息传输的重要通道，通常将计 算机总线分为系统总线、外部总线和内 部总线。 • I/O总线－外部总线。 • 局部总线是外部总线和内部总线的合称。 • ISA总线－是外部总线即I/O总线。
同步串行通讯
• 所谓同步串行通讯，指的就是每一个数据位的 发送是严格和一个时钟脉冲同步，每个时钟脉 冲(TCLKx)发一位数据．这就要求每一个串行 口都有自己的发送和接收时钟引脚（TCLKx和 RCLKx），我们通过对TDIVx，RDIVx两个寄存 器的设置来配置内部串行时钟频率。 • 此外我们也可以用一个帧同步信号来标识一个 字或一个字块的开始，发送和接收帧同步信号 用TFS和RFS表示，同样内部帧同步频率也是通 过对TDIVx和RDIVx两个寄存器的设置来配置的。
ISA总线插槽信号说明8
• AEN（O） 地址使能（Address Enable）信号，该信号由直 接存储器存取控制器（8237 DMA，在PC AT中有两片 8237）所控制。当此信号为高电平时，表示目前正在 执行DMA总线周期或刷新（Refresh）的动作。它可用 来令8088/80X86微处理器的地址、数据和控制总线与 系统总线隔离，而使8237控制器的地址、与控制总线 使能。在系统总线上AEN的主要作用是使I/O口的地址 译码禁能，以防止在DMA周期中将存储器地址误认为 I/O口地址。这是因为在DMA总线周期中IOR或IOW信号 可能与存储器地址一起被DMA控制器同时驱动，所以在 设计I/O口时，使用者必须使用AEN作为译码电路的禁 能信号。
ISA总线插槽信号说明9
• －IOR(I/O) 该信号为I/O读取命令，低电平时有效，此 信号用来指示一个I/O设备把资料放到数据总 线上，它可由系统上的任一微处理器或DMA控 制器来控制，也可以受通道上其它微处理器或 DMA控制器所控制。 • －IOW（I/O） I/O写命令，低电平时有效，此信号用来指 示I/O设备去读取数据总线，它可由系统中的 一个微处理器或DMA控制器来控制。
VIDEO EPROM对应存储区 （EGA或VGA）
支援I/O控制卡上的 EPROM对应存储区 外加控制扩充存储区 外加扩充存储区 64KEPROM I/O SLOT EXPANTION CARD MEMORY 128K EPROM
保 护 模 式
100000H FDFFFFH FE0000H FFFFFFH
主机接口
• ADSP SHARC系列处理器提供了丰富的控制信 号，只需很少的硬件和软件开销，就可以实现 处理器与标准的8位(ADSP．21065L支持)、16 位或32位处理器的总线相连，并以同步或异步 方式传输数据(ADSP210651L只支持异步传输)。 • 而且主机可以使用不同的时钟频率。异步传输 的最高传输速率可达处理器输入时钟频率。
CS＝[SA9*SA8*SA7*SA6*SA5*SA4*SA3*SA2*AEN]
译码电路
SA9 SA8 ISA SA7 总线 SA6 SA5 SA4 SA3 SA2 AEN －IOR －IOW SA1 SA0
I/O 芯片
－CS
－RD －RW A1 A0
PC AT存储器控制信号说明
00001H 00003H 00005H 00000H 00002H 00004H
PC AT的I/O地址空间分配情况表
16进制地址范围 0000～001F 0020～003F 0040～005F 0060～006F 0070～007F 0080～009F 00A0～00BF 00C0～00DF 00F0 00F1 00F8～00FF 01F0～01F7 0200～0270 0278～027F 02F8～02FF 0300～031F 0360～036F 0378～037F 0380～038F 03A0～03AF 03B0～03BF 03C0～03CF 03D0～03DF 03F0～03F7 03F8～03FF 接口设备 DMA控制器1（8237 A－5） 中断控制器1（8259A，主） 定时器（8254） 8042键盘控制器和输入口 实时脉冲和NMI屏蔽寄存器 DMA页寄存器（74LS612） 中断控制器2（8259A） DMA控制器2（8237 A－5） 清除协处理器 重置协处理器 协处理器 硬盘控制卡 摇杆控制卡 并口控制卡2 串口控制卡2 原型卡 保留 并行打印机控制卡1 SDLC，二进制同步通讯2 SDLC，二进制同步通讯1 单色显示接口和打印机控制卡 增强型彩色绘图控制卡 彩色绘图控制卡 软盘驱动器控制卡 串口传输控制卡1
实 模 式
0B8000H 0BFFFFH
0C0000H 0C7FFFH
0C8000H 0CFFFFH 0D0000H 0DFFFFH 0E0000H 0EFFFFH 0F0000H 0FFFFFH
VIDEO BIOS
I/O CARD 支持BIOS EXPANSION MEMORY EXPANSION ROM 系统BIOS 最大15M Byte 系统BIOS
ISA总线插槽信号说明2
• LA23~LA17(I/O) 未锁定地址信号线，它们配合SA19～ SA0用来寻址16M存储器空间。当这些信 号经BALE信号锁定时才有效，所以并非 整个扩充槽周期都可以使用，当这些信 号由80X86和8237产生时为输出状态，当 这些信号由接口卡上的微处理机产生时 为输入状态。
• －I/O CH CK(I) I/O通道检查信号（I/O CHANNEL CHECK）为一低电平有效的信号。主要是 用来检查存储器扩充卡上的存储器或I/O 装置是否发生奇偶检查错误。若发生奇 偶错误时，此信号将变低，迫使CPU产生 不可屏蔽中断（NMI）去处理这个中断请 求。
ISA总线插槽信号说明6
ISA总线插槽信号说明4
• 数据总线（DATA BUS），由于80X86本身 是16位CPU，因此完全可以以Word（16位） 为单位传送，也就是可以由SD15～SD0组 成16位数据一次传送给CPU读取。如果要 向8位I/O设备传送数据，则必须分两次 由SD7～SD0来传送。
ISA总线插槽信号说明5
MODE 地址 000000H 09FFFFH 0A0000H 0AFFFFH 0B0000H 0B7FFFH 名 称 640KB 系统存储器 VIDEO RAM VIDEO RAM VIDEO RAM 功能 DOS4.0以下可控制 EGA、VGA CARD 对应存储区 MGA CARD对应存储区 CGA CARD对应存储区
ISA总线插槽信号说明3
• BALE（O） 缓冲地址锁存使能信号，此信号在高电平 时动作，用来锁存地址信号用，它可供I/O通 道作为一个有效的微处理器或DMA地址指示器。 在PC AT机中此信号经过缓冲器以增加驱动能 力，当BALE在下降沿时，微处理器的地址线 （SA19～SA0）被锁存于地址锁存器的输出端。 在DMA周期，BALE是在高电平状态，此时该信 号若与AEN信号共用时，可以指定I/O通道上的 口地址。
ISA总线插槽信号说明7
• IRQ3～IRQ7，IRQ9～IRQ12，IRQ14，IRQ15（I） 这些中断请求信号线是I/O设备用来向微处 理器发送中断请求信号用的。其优先级有固定 的排列顺序，IRQ9最高，依次为IRQ10～IRQ12， IRQ14， IRQ15，以及IRQ3～IRQ7（IRQ7最 低），当IRQ线上的电位从低升到高时，就产 生一个中断请求，而此信号线必须一直维持在 高电平直到微处理器认可中断请求为止，否则 视为无效。IRQ13用于系统电路板上协处理器， 所以不能接到I/O通道上，IRQ8则用于实时脉 冲。