3组合逻辑电路习题解答 33自我检测题1．组合逻辑电路任何时刻的输出信号，与该时刻的输入信号 有关 ，与以前的输入信号 无关 。

2．在组合逻辑电路中，当输入信号改变状态时，输出端可能出现瞬间干扰窄脉冲的现象称为 竞争冒险 。

3．8线—3线优先编码器74LS148的优先编码顺序是7I 、6I 、5I 、…、0I ，输出为2Y 1Y 0Y 。

输入输出均为低电平有效。

当输入7I 6I 5I …0I 为11010101时，输出2Y 1Y 0Y 为010 。

4．3线—8线译码器74HC138处于译码状态时，当输入A 2A 1A 0=001时，输出07Y ~Y = 11111101 。

5．实现将公共数据上的数字信号按要求分配到不同电路中去的电路叫 数据分配器 。

6．根据需要选择一路信号送到公共数据线上的电路叫 数据选择器 。

7．一位数值比较器，输入信号为两个要比较的一位二进制数，用A 、B 表示，输出信号为比较结果：Y (A ＞B ) 、Y (A ＝B )和Y (A ＜B )，则Y (A ＞B )的逻辑表达式为B A 。

8．能完成两个一位二进制数相加，并考虑到低位进位的器件称为 全加器 。

9．多位加法器采用超前进位的目的是简化电路结构 × 。

（√，× ） 10．组合逻辑电路中的冒险是由于 引起的。

A ．电路未达到最简 B ．电路有多个输出C ．电路中的时延D ．逻辑门类型不同11．用取样法消除两级与非门电路中可能出现的冒险，以下说法哪一种是正确并优先考虑的？A ．在输出级加正取样脉冲B ．在输入级加正取样脉冲C ．在输出级加负取样脉冲D ．在输入级加负取样脉冲12．当二输入与非门输入为 变化时，输出可能有竞争冒险。

A ．01→10B ．00→10C ．10→11D ．11→0113．译码器74HC138的使能端321E E E 取值为 时，处于允许译码状态。

A ．011 B ．100 C ．101 D ．01014．数据分配器和 有着相同的基本电路结构形式。

A ．加法器B ．编码器C ．数据选择器D ．译码器 15．在二进制译码器中，若输入有4位代码，则输出有 个信号。

A ．2 B ．4 C ．8 D ．1616．比较两位二进制数A=A 1A 0和B=B 1B 0，当A ＞B 时输出F =1，则F 表达式是 。

3组合逻辑电路习题解答 34A ．B A F = B ．0101B B A A F ++=D ．0011B A B A F ++=17．集成4位数值比较器74LS85级联输入I A ＜B 、I A=B 、I A ＞B 分别接001，当输入二个相等的4位数据时，输出F A ＜B 、F A=B 、F A ＞B 分别为 。

A ．010 B ．001 C ．100 D ．01118．实现两个四位二进制数相乘的组合电路，应有 个输出函数。

A ． 8 B ．9 C ．10 D ．1119．设计一个四位二进制码的奇偶位发生器（假定采用偶检验码），需要 个异或门。

A ．2B ．3C ．4D ．520．在图T3.20中，能实现函数C B B A F +=的电路为 。

A B FCB AC F（a ）（b ） （c ）图T3.20A ．电路 （a ）B ．电路（b ）C ．电路（c ）D ．都不是习 题1．分析图P3.1所示组合逻辑电路的功能，要求写出与-或逻辑表达式，列出其真值表，并说明电路的逻辑功能。

A B CS图P3.13组合逻辑电路习题解答 35解： CO =AB +BC +ACAC BC AB C B A ABC CO C B A ABC S +++++=+++=）（）（AC BC AB C B A ABC ）（+++=AC BC AB C AC BC AB B AC BC AB A ABC +++= A B AB C AC C A B C BC B A ABC +++= C B A C B A C B A ABC +++=真值表电路功能：一位全加器，A 、B 为两个加数，C 为来自低位的进位，S 是相加的和，CO 是进位。

2．已知逻辑电路如图P3.2所示，试分析其逻辑功能。

AB C图P3.2解：（1）逻辑表达式ABC P =1，ABC B BP P ==12，ABC A AP P ==13，ABC C CP P ==14 432P P P F =ABC C ABC A ABC B =ABC C ABC A ABC B ++=)(C B A ABC ++= ))((C B A C B A ++++=C AB C B A C B A BC A C B A C B A +++++=3组合逻辑电路习题解答 36（2）真值表（3）功能从真值表看出，ABC =000或ABC =111时，F =0，而A 、B 、C 取值不完全相同时，F =1。

故这种电路称为“不一致”电路。

3．试用与非门设计一组合逻辑电路，其输入为3位二进制数，当输入中有奇数个1时输出为1，否则输出为0。

解：（1（2）ABC C B A C B A C B A ABC C B A C B A C B A F ⋅⋅⋅=+++=（无法用卡诺图化简） （3）逻辑图F4．4位无符号二进制数A （ A 3A 2A 1A 0），请设计一个组合逻辑电路实现：当0≤A ＜8或12≤A ＜15时，F 输出1，否则，F 输出0。

解：（1）真值表：3组合逻辑电路习题解答 37（2）表达式1111111111100001101110110100A 3A 2A 1A0F 0A 3A1A 2A 0F02123A A A A A F ++=（4）如果要求用与非门实现，则：01230123012302123A A A A A A A A A A A A A A A A A F =+=+=++=逻辑图：A A A A5．约翰和简妮夫妇有两个孩子乔和苏，全家外出吃饭一般要么去汉堡店，要么去炸鸡店。

每次出去吃饭前，全家要表决以决定去哪家餐厅。

表决的规则是如果约翰和简妮都同意，或多数同意吃炸鸡，则他们去炸鸡店，否则就去汉堡店。

试设计一组合逻辑电路实现上述表决电路。

解：（1）逻辑定义：A 、B 、C 、D 分别代表约翰、简妮、乔和苏。

F =1表示去炸鸡店， F =0表示去汉堡店。

（2）真值表3组合逻辑电路习题解答 38（3）用卡诺图化简（4）逻辑图AB 00CD01111000011110F0000001011111B CA FDF =AB +ACD +BCD6．试设计一个全减器组合逻辑电路。

全减器是可以计算三个数X 、Y 、BI 的差，即D =X -Y -CI 。

当X ＜Y +BI 时，借位输出BO 置位。

解：设被减数为X ，减数为Y ，从低位来的借位为BI ，则1位全减器的真值表如图 (a)所示，其中D 为全减差，BO 为向高位发出的借位输出。

（1）真值表0101110100011110XY BID 0111010100011110XY BIBO由卡诺图得I B Y X D ⊕⊕=3组合逻辑电路习题解答 39Y X B X YB B I I O ++=电路图Y XDBOBI7．设计组合逻辑电路，将4位无符号二进制数转换成格雷码。

（2）根据真值表分别画出输出变量G 3，G 2，G 1，G 0的卡诺图，如图4.1.2-12所示。

化简后，得33B G =，232B B G ⊕=，121B B G ⊕=，010B B G ⊕=00001111000011110001101100011011B 3B 2B 1B 0G 20011110011000110001101100011011B 3B 2B 1B 0G 10101010101010110001101100011011B 3B 2B 1B 0G 0（3）由逻辑表达式得电路实现，如图所示。

3组合逻辑电路习题解答 40B 3B 2B 0B 0G 3G 2G 0G 08．请用最少器件设计一个健身房照明灯的控制电路，该健身房有东门、南门、西门，在各个门旁装有一个开关，每个开关都能独立控制灯的亮暗，控制电路具有以下功能：（1）某一门开关接通，灯即亮，开关断，灯暗；（2）当某一门开关接通，灯亮，接着接通另一门开关，则灯暗； （3）当三个门开关都接通时，灯亮。

解：设东门开关为A ，南门开关为B ，西门开关为C 。

开关闭合为1，开关断开为0。

灯为Z（2）画出卡诺图如图所示。

010111100011110ABC Z=1=1A ZB C（3）根据卡诺图，可得到该逻辑电路的函数表达式：C B A ABC C B A C B A C B A Z ⊕⊕=+++=（3）根据逻辑函数表达式，可画出逻辑电路图如图所示。

9．设计一个能被2或3整除的逻辑电路，其中被除数A 、B 、C 、D 是8421BCD 编码。

规定能整除时，输出L 为高电平，否则，输出L 为低电平。

要求用最少的与非门实现。

（设0能被任何数整除）解：（13组合逻辑电路习题解答 41（2）用卡诺图化简101111××××11××0001111000011110AB CDL B DC A LD C B A D C B A D C B A L =++=++=（3）逻辑图10．如图P3.10所示为一工业用水容器示意图，图中虚线表示水位，A 、B 、C 电极被水浸没时会有高电平信号输出，试用与非门构成的电路来实现下述控制作用：水面在A 、B 间，为正常状态，亮绿灯G ；水面在B 、C 间或在A 以上为异常状态，点亮黄灯Y ；面在C 以下为危险状态，点亮红灯R 。

要求写出设计过程。

A B C图P3.10解：（1）真值表（2）卡诺图化简3组合逻辑电路习题解答 42A0BC100011110Y 010××××A0BC100011110G 001××××BA B A G ==1A CB AC B Y ⋅=+=A 0BC100011110R 100×××0×GCR =YR（3）逻辑图11．试用卡诺图法判断逻辑函数式Y （A ，B ，C ，D ）=∑m （0，1，4，5，12，13，14，15）是否存在逻辑险象，若有，则采用增加冗余项的方法消除，并用与非门构成相应的电路。

解：卡诺图如图（a ）所示。

最简逻辑函数式为：AB C A Y +=此函数存在逻辑险象。

只要如图所示增加冗余项C B 即可，逻辑式变为：C B AB C A C B AB C A Y ⋅⋅=++=用与非门构成的相应电路如图 (b)所示。