实验四计数器逻辑功能测试及其应用
一、实验目的
1．学习用集成触发器构成计数器的方法。

2．掌握中规模集成计数器的使用及功能测试方法。

3．运用集成计数计构成1/N分频器。

二、预习要求
1．阅读课本中关于异步计数器的介绍，了解异步计数器的基本分析方法。

2．掌握74LS160工作原理及其结合门电路构成任意进制计数器的方法，并分析所给实验电路原理。

3．按实验内容要求，设计相应的实验记录表格。

三、实验内容与要求
（一）基础性实验
1．用CC4013或74LS74 D触发器构成4位二进制异步加法计数器。

1) 按图4-1接线，将低位CP0端接单次脉冲源，输出端Q3、Q2、Q1、Q0 接逻辑电平显示插口。

图4-1四位二进制异步加法计数器
R=0然后恢复为1)，逐个送入单次脉冲，观察并列表记录Q3～Q0
2) 清零后(先令D
状态。

3) 将单次脉冲改为1H Z的连续脉冲，观察Q3～Q0的状态。

4) 将图4-1电路中的低位触发器的Q端与高一位的CP端相连接，构成减法计数器，按实验内容2)，3)进行实验，观察并列表记录Q3～Q0的状态。

2．测试74LS160同步十进制计数器的逻辑功能
表4-1 74LS160功能表
为异步清除端、LD为同步置数端、数据输入端D3、D2、D1、D0分别接逻辑开D
关，输出端Q3、Q2、Q1、Q0接实验设备的一个译码显示输入相应插口D、C 、B、A；EP 和ET为工作方式控制端（使能端）接逻辑开关。

逐项测试并判断该集成块的功能是否正常。

(1) 清除
=0，其它输入为任意态，这时Q3Q2Q1Q0＝0000，译码数字显示为0。

清除功能完令R
D
＝1。

成后，置
D
(2) 置数
R D＝1，EP、ET任意，数据输入端输入任意一组二进制数，令LD= 0，CLK接单次脉冲，观察计数译码显示输出。

预置功能完成后，置LD＝1。

(3) 加计数
＝1，LD＝1。

送入10个单次脉冲，观察译码显示是否CLK接脉冲源，清零后置R
D
按8421码十进制状态转换表进行；输出状态变化是否发生在CLK上升沿。

3．图4-3所示，用两片74LS160组成两位十进制加法计数器，输入1Hz连续计数脉冲，
进行由00-99累加计数，记录之。

图4-3 两位十进制加法计数器
4．按图4-4电路进行实验，记录之。

图4-4 6进制计数器
5．按图4-5进行实验，记录之。

图4-5 29进制的计数器
（二）设计性实验
1．设计任务
（1）用2片74LS160（74LS160的管脚图见图4-2,、功能表见表4-1）和附加门电路构成一个50分频的分频器(方法任意,要求至少采用两种以上方法)。

（2）用74LS160和3-8线译码器设计一个彩灯控制电路，要求八只彩灯中只有一只灯亮，且这一亮灯循环右移。

2．设计要求
（1）根据任务要求写出设计步骤，选定器件；
（2）根据所选器件画出电路图；
（3）写出实验步骤和测试方法，设计实验记录表格；
（4）进行安装、调试及测试，排除实验过程中的故障；
（5）分析、总结实验结果。

四、实验报告要求
1．记录、整理实验结果，并对结果进行分析。

2．写出相应的设计步骤，并进行必要的说明。

五、思考题
1．同步计数器和异步计数器的区别是什么？
2．74LS160有无进位输出端，它是如何实现两级计数器的级联的？。