硬布线控制器控制的CPU设计
＆硬布线控制器控制的CPU设计步骤：
1、确定CPU用途；
2、设计指令集，同时，设计指令访问寄存器；
3、设计CPU状态图；
4、建立数据通路；
5、设计控制器。

＆设计过程：
一.确定CPU用途：
CPU指令执行包括三个阶段：
1、取指令阶段：从存储器取出一条指令；
2、指令译码阶段：对取出的指令进行译码，即确定取到的指令是何种指令，然后转移到该种指令的执行阶段；
3、指令执阶段：执行指令。

指令执行完毕，又转移到下一条指令的取指令阶段，开始新一轮的循环。

CPU状态图二设计指令集:
执行
内存有32个存储单元，每个存储单元8位（一个字节）；CPU有5根地址线，即A4、…、A0，8根
三.指令格式
指令格式
专用寄存器：
1、程序计数器PC：5位；
2、地址寄存器AR：5位，接地址总线A[4..0]；
3、数据寄存器DR：8位，接数据总线D[7..0]；
4、指令寄存器IR：8位；
5、程序状态字寄存器PSW：只有进位C一个标志值，可用C代表PSW。

三.设计CPU状态图
5.3.4 取指令和译码周期
5.3.5 取指令和指令执行过程
四.建立数据通路
数据通路：数据在各功能部件之间传送路径。

有两种数据通路设计方案：
1、专用数据通路方式：在需要传送数据的部件之间创建一条专门的直接通路 。

特点：数据传输性能高，但硬件设计量大。

2、内部总线方式：所有寄存器的输入端和输出端都连接到一条或多条公共通路上。

特点：结构简单，但可能存在冲突现象
控制信号说明
ARLD ：AR 锁存信号 PCLD ：PC 锁存信号
PC+1：PC 自加1控制信号 DRLD ：DR 锁存信号 ACLD ：AC 锁存信号
ALU(-)：ALU 减法触发信号 IRLD ：IR 锁存信号
PCBUS ：PC 三态输出控制信号 DRBUS ：DR 三态输出控制信号 ACBUS ：AC 三态输出控制信号 IRBUS ：IR 三态输出控制信号
MBUS ：存储器三态输出控制信号 RD ：存储器读信号 WR ：存储器写信号
寄存器及总线设计
CPU 状态及其控制信号
T 4T T
五.
硬布线控制器结构方框图
硬布线控制器设计步骤：
1、确定指令系统，包括指令格式、功能和寻址方式；
2、根据指令系统的要求，确定数据通路结构及时序系统构成；
3、分析每条指令的执行过程，写出对应的微操作系列；
4、综合每个操作控制信号的逻辑表达式，化简和优化；
5、用逻辑电路实现。

操作控制信号
控制信号时间表
各控制信号逻辑表达式：
<1>.PCBUS=T1 < 2>.ARLD=T1+(SUB+LOAD+STORE)·T4 <3>.RD=T2+(SUB+LOAD)·T5 <4>.MBUS=T2+(SUB+LOAD)·T5
<5>.DRLD=T2+(SUB+LOAD)·T5 <6>.PC+1=T2
<7>.DRBUS=T3+(LOAD+STORE)·T6 <8>.IRLD= T3
<9>.IRBUS=T4 <10>.PCLD=(JMPC·C+JMP)·T4
<11>.ALU(+)=SUB·T6 <12>.ACLD=( SUB+LOAD)·T6
<13>.ACBUS=STORE·T5 <14>.aWR=STORE·T6
操作控制信号的逻辑实现图。