课程名称：电子技术课程设计课题题目：六人抢答器专业班级：通信工程姓名：学号：指导教师：目录1 功能介绍 (2)1.1主要功能介绍 (2)1.2扩展功能介绍 (2)2总体方案设计 (3)3单元模块设计 (4)3.1抢答器控制端电路功能介绍 (4)3.2定时时间电路 (6)3.3控制电路 (7)3.4报警电路 (7)4主要芯片介绍 (8)4.1 优先编码器74LS148 (8)4.2 计数器74LS192 (10)5六人抢答器仿真 (11)6系统调试 (15)7电路原理图 (16)8元件清单 (17)9参考文献 (17)课题题目：六人抢答器1功能介绍1.1主要功能介绍1）有多路抢答，抢答台数为6；2）具有抢答开始后20秒倒计时，20秒倒计时后无人抢答显示超时，并报警：3）能显示超前抢答台号并显示犯规报警：2、系统复位后进入抢答状态，当有一路抢答按键按下，该路抢答信号将其余各路抢答信号封锁，同时铃声想起，直至该路按键松开，显示牌显示该路抢答台号。
1.2扩展功能介绍（1）抢答器具有定时抢答的功能，且一次抢答的时间为20秒。
当节目主持人启动“开始”键后，要求定时器立即减计时，并用显示器显示。
（2）参加选手在未开始抢答时按下抢答键，则犯规。
显示器上显示选手的编号,并报警。
（3）参加选手在设定的时间内抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答时刻的时间，并保持到主持人将系统清零为止。
（4）如果定时抢答的时间已到，却没有选手抢答时，本次抢答无效，封锁输入电路，禁止选手超时后抢答。
2总体方案设计设计要求（1）主持人有开始键和复位键，按下开始键后才能开始抢答，否则犯规。
（2）用数码管显示，正常抢答后显示抢到的队号，有铃声响起,如果犯规则显示队号,并报警。
（3）如果20秒内没有抢答，则说明该题超时作废。
（4）复位键用于恢复犯规或超时状态如图1所示为总体方框图。
其工作原理为：接通电源后，主持人将开关拨到"清零"状态，抢答器处于禁止状态，编号显示器灭灯，定时器显示设定时间；主持人将开关置;开始"状态，宣布"开始"抢答器工作。
定时器倒计时。
选手在定时时间内抢答时，抢答器完成：优先判断、编号锁存、编号显示。
当一轮抢答之后，定时器停止、禁止二次抢答、定时器显示剩余时间。
如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。
图13单元模块设计3．1抢答器控制端电路功能介绍设计电路见图2所示。
电路选用优先编码器74LS148 ,74LS48,LED数码管和锁存器74LS279来完成。
该电路主要完成两个功能：一是分辨出选手按键的先后，并锁存优先抢答者的编号，同时译码显示电路显示编号（显示电路采用七段数字数码显示管）；二是禁止其他选手按键，其按键操作无效。
工作过程：开关从左到右，分别是1,2,3,4,5,6,7.7是控制清零端，当7断开（清零）时，如果1到6开关有闭合的,数码管会显示闭合开关的编号；当7闭合时，抢答器处于工作状态，当有选手将抢答按键按下时（如按下1），74LS148的输出经74LS48译码器接到七段显示电路处于工作状态，1Q2Q3Q=001,经译码显示为“2”。
此外，4Q＝1，使74LS148 优先编码工作标志端（图中5号端）＝1，处于禁止状态，封锁其他按键的输入。
当按键松开时，此时由于4Q仍为1，使优先编码工作标志端为1，所以74LS148仍处于禁止状态，确保不会出二次按键时输入信号，保证了抢答者的优先性。
如有再次抢答需由主持人将7开关重新置“清零”然后才可能进行。
图23．2定时时间电路功能介绍该部分主要由555定时器秒脉冲产生电路、十进制可逆计数器74LS192、74LS48译码电路和2个7段数码管即相关电路组成。
具体电路如图3所示。
两块74LS192实现减法计数，通过译码电路74LS48显示到数码管上，其时钟信号由时钟产生电路提供。
74192的预置数控制端由主持人控制实现预置数，当主持人端为低电平时,74ls192置数;当主持人端为高电平时,电路开始倒计时。
当有人抢答时，停止计数并显示此时的倒计时时间；如果没有人抢答，且倒计时时间到时，输出低电平到时序控制电路，之后选手抢答无效,并报警。
图33．3控制电路具体电路如图3所示的控制部分和报警部分。
倒计时部分的控制电路由555 芯片构成多谐振荡电路,74ls192的TCD端经反相器的输出信号与555 的输出信号相或，输出的信号再与74ls148的15号管脚的输出信号或非。
当TCD端经反相器的输出信号和74ls148的15号管脚的输出信号都为低电平时，74ls192的输入脉冲根据555 的输出信号变化；当TCD端经反相器的输出信号和74ls148的15号管脚的输出信号都为高电平时，74ls192的输入脉冲被锁定在低电平，由于74ls192是由上升沿触发，当为低电平时，电路停止工作。
抢答部分的控制电路抢答部分的控制电路由两个输入信号组成，一是74ls279的4Q端输出信号，二是74ls192的TCD端经反相器的输出信号。
两个信号中，只要有一个信号为高电平，电路就停止工作。
当倒计时到零还没人抢答时，74ls192的TCD端输出一个电平，经反相后，为高电平，电路停止工作。
当倒计时还没到零时，有人抢答，74ls279的4 Q端输出高电平信号，电路停止工作。
3.4报警电路由555 芯片构成输出一定频率的多谐振荡电路，555芯片的4号管脚作为控制端，当4号管脚为高电平时，蜂鸣器发出声音；当4号管脚为高电平时，蜂鸣器不发声。
主持人端的输出信号与74LS148的15号管脚输出端信号相或非再与74ls192的TCD端经反相器的输出信号相或。
当倒计时到零还没人抢答时，74ls192的TCD端输出一个电平，经反相后，为高电平，输入555的4号管脚，蜂鸣器发声；当主持人端还没开始，有人抢答，0或非0为1，高电平使蜂鸣器发声。
4主要芯片介绍4．1 优先编码器74LS14874LS148为8线－3线优先编码器，表4.1.1为其真值表，表4.1.2为其功能表,图4.1.1为其管脚图。
II 1 I 2 I 3 I 4 I 5 I 6 I 7 SY1Y2YEXYsY976141510 11 1213 1 2 3 4 574LS148CCYSYEXI3I2I1IY(a)(b)74LS148管脚图表4.1.2 74LS148 8线—3线二进制编码器真值表74LS148工作原理如下：该编码器有8个信号输入端，3个二进制码输出端。
此外，电路还设置了输入使能端EI，输出使能端EO和优先编码工作状态标志GS。
当EI=0时，编码器工作；而当EI=1时，则不论8个输入端为何种状态，3个输出端均为高电平，且优先标志端和输出使能端均为高电平，编码器处于非工作状态。
这种情况被称为输入低电平有效，输出也为低电来有效的情况。
当EI为0，且至少有一个输入端有编码请求信号（逻辑0）时，优先编码工作状态标志GS为0。
表明编码器处于工作状态，否则为1。
由功能表可知，在8个输入端均无低电平输入信号和只有输入0端（优先级别最低位）有低电平输入时，A2A1A0均为111，出现了输入条件不同而输出代码相同的情况，这可由GS的状态加以区别，当GS＝1时，表示8个输入端均无低电平输入，此时A2A1A0=111为非编码输出；GS＝0时，A2A1A0=111表示响应输入0端为低电平时的输出代码（编码输出）。
EO只有在EI为0，且所有输入端都为1时，输出为0，它可与另一片同样器件的EI连接，以便组成更多输入端的优先编码器。
从功能表不难看出，输入优先级别的次为7，6，……，0。
输入有效信号为低电平，当某一输入端有低电平输入，且比它优先级别高的输入端无低电平输入时，输出端才输出相对应的输入端的代码。
例如5为0。
且优先级别比它高的输入6和输入7均为1时，输出代码为010，这就是优先编码器的工作原理4.2 计数器74LS19274LS192具有下述功能：①异步清零：CR=1，Q3Q2Q1Q0=0000②异步置数：CR=0，LD=0，Q3Q2Q1Q0=D3D2D1D0③保持：CR=0，LD=1，CPU=CPD=1,Q3Q2Q1Q0保持原态④加计数：CR=0, LD=1，CPU=CP，CPD=1，Q3Q2Q1Q0按加法规律计数⑤减计数：CR=0, LD=1，CPU=1，CPD= CP，Q3Q2Q1Q0按减法规律计数74LS192是双时钟方式的十进制可逆计数器。
CPU为加计数时钟输入端，CPD为减计数时钟输入端。
LD为预置输入控制端，异步预置。
CR为复位输入端，高电平有效，异步清除。
CO为进位输出：1001状态后负脉冲输出BO为借位输出：0000状态后负脉冲输出。
图4.3. 74LS192管脚引线图5六人抢答器仿真按照总体电路图在仿真软件proteus7.5上一一选择芯片并进行连接，然后启动开关观察。
下面，我们对设计出的电路进行proteus7.5仿真。
我们将各部分电路在proteus7.5上连接好后，为各个电阻和电容选取适当值，为各个开关设置好适当的键盘打开数值（例如，为某一开关设为1连接，则启动proteus7.5m仿真按钮后，在键盘上按1则此开关就由断开状态变为连接状态）然后打开proteus7.5的开关，即可根据显示器上显示的数字情况来判断电路设计是否成功。
此图表示：已开始抢答，但过了13秒后还没人抢答，系统正在倒计时此图表示：开始抢答15秒后，第六组抢答到了此题此图表示：已开始抢答，但过了20秒后还无人抢答，报警，系统自动停止，无法再抢答，直到主持人重新开始6、系统调试抢答电路连接好以后，测试时，发现电路并不稳定。
最初，我以为电路锁存数据是在5号管脚为高电平时，数据才被锁存的。
以这为理论依据，我认为电路不稳定是因为5号管脚在到达高电平时，需要一段时间，由于在这段时间内，74ls279的s端是不确定的，电路不稳定，就是在这段不确定的时间内造成的。
我想了很多办法，使当有人抢答时，缩短5号管脚为高电平的时间，结果电路还是不稳定。
我又仔细的想一想电路的锁存原理，发现我最初的想法是错的，输入信号并不是在5号管脚为高电平时锁存的，而是在当抢答者按下开关弹起时，由于此时无编码输入Y0,Y1,Y2端为高电平，保存了输入的编号。
后来我在输入端加上电阻，电路就变稳定了。
最初，我以为当74ls192的减法计数到0时就输出低电平，所以我用两片74ls192的TCD输出端或非后的输出信号来控制输入脉冲，倒计时电路连接好以后，测试时，发现到00时，电路并不停止，仍从99开始，后来我发现，低电平的输出并不是在0时，而是在0变为9时，所以只需用第二片74ls192的TCD输出端控制输入脉冲，我还发现，由于74ls192是上升沿触发，用来控制输入脉冲的信号，必须使脉冲变为低电平。