例
MOV [ BX ], AX
指令周期
3、 执行指令的过程中，需从存储器或I/O端口读 取或存放数据， 故一个指令周期通常包含若干个总 线周期。
例1
执行 MOV BX, AX 包含: 取指令 存储器读周期
例2 执行ADD [ BX ], AX 包含:
1) 取指令 2) 取 ( DS:BX )内存单元操作数 3) 存放结果到 ( DS:BX )内存单元 存储器读周期 存储器读周期 存储器写周期
6.输入/出控制电路
输入/出控制电路控制CPU与外部电路的数据交换。
8086的编程结构 的编程结构——执行部件 执行部件 的编程结构
1.数据寄存器组 功能：存放操作数和中间结果。 AH 累加器 存放参加运算的操作数和运算结果，所有 寄存器 用 途 寄存器均可作累加器，有些指令约定AX（AL）寄存器 AX AL 为累加器，如乘法、除法、I/O出指令。 AX 字乘法，字除法，字I/O BH 基址寄存器 计算地址时用作基地址寄存器，用于扩 字节乘，字节除，字节I/O，十进制算术运算 展寻址，起变址作用。 BXAL BL AH 字节乘，字节除 CH 计数寄存器 在某些指令中作隐含的计数器，如循环 BX 转移 操作、串操作及移位操作等。 CX CL CX 串操作，循环次数 DH 数据寄存器 存放操作数和列表数据， 在某些I/O操作 CL 变量移位，循环控制 期间，用来保存I/O端口地址，在乘除运算中有专用。 DX DL DX 字节乘，字节除，间接I/O
寄存器
123456
8088 8086
件 BIU BIU
器
8086的编程结构 的编程结构——总线接口部件 总线接口部件 的编程结构
1.段寄存器 CS 代码段寄存器
保存当前执行程序所在段的段基址
DS 数据段寄存器
保存数据段的段基址。数据段是用来保存当前程序中的操作数和变量。
SS 堆栈段寄存器
保存有堆栈段的段基址
•系统的复位 系统的复位 和启动 •总线操作 总线操作 •中断操作和 中断操作和 中断系统
•8086的存储 8086的存储 8086 器组织 •8086的I/O 8086的 8086 组织
16位微处理器 位微处理器8086 位微处理器
8086/8088微处理器内部结构 1 8086/8088微处理器内部结构 8086/8088微处理器中的内部寄存器 2 8086/8088微处理器中的内部寄存器 8086/8088微处理器外部基本引脚与工作模式 3 8086/8088微处理器外部基本引脚与工作模式 8086/8088的存储器组织 4 8086/8088的存储器组织 CPU的工作时序 5 8086 CPU的工作时序 6 系统总线的形成
8086/8088微处理器 —— 引脚功能 微处理器
微机原理及应用 —— 8086微处理器
内
8086 处
编程 结构
引脚信 号和工 作模式
操作和 时序
存储器组 织和I/O I/O组 织和I/O组 织
•总线接口部件 •引脚信号 总线接口部件 引脚信号 •执行部件 •最小模式 执行部件 最小模式 •工作过程 •最大模式 工作过程 最大模式 •总线周期 总线周期
个数相减后， 例：2个数相减后，分析各标志位的值 个数相减后
0 1 1 0 0 0 1 1 0 1 0 0 1 1 0 1
0
0
1
1
0
0
1
0
0
0
0
1
1
0
0
1
0 0 1 1 0 0 0 1 0 0 1 1 0 1 0 0
运算结果最高位为0 运算结果最高位为 运算结果本身≠0 运算结果本身 最高位没有借位
地址总线 AB
C P U
存 储 器
I/O 接 口
输 入 设 备
I/O 接 口
输 出 设 备
数据总线 DB
控制总线 CB
总线周期
1、执行一个总线操作所需要的时间称为总线周期。
总 线 操 作 读存储器操作
(取指令、取操作数) 取指令、取操作数 取指令
总线周期 存储器读周期 存储器写周期 I/O 端口读周期 I/O 端口写周期 中断响应周期

0
0
1
1
0
0
1
+
1 0 0 1 0 1 0 1 0 1 1 0 0 1 1 0
运算结果最高位为1 运算结果最高位为 ∴SF=1； ； 运算结果本身≠0 ∴ZF=0； 运算结果本身 ； 最高位没有进位 ∴CF=0； ； 位中1的个数为偶数个 低8位中 的个数为偶数个 ∴PF=1； 位中 ；
第三位向第四位有进位 ∴AF=1； ； 最高位向前没有进位， 次高位向最高位有进位 ，最高位向前没有进位， ∴OF=1⊕0=1 ⊕
=0，8086/8088当前与总线相连 S6=0，8086/8088当前与总线相连 =1， S5=1，允许可屏蔽中断 =0， S5=0，禁止一切可屏蔽中断
ES SS CS DS
8086/8088微处理器 —— 引脚功能 微处理器
NMI 非屏蔽中断，输入，边沿触发，上升沿有效。 非屏蔽中断，输入，边沿触发，上升沿有效。 当该引脚出现有效信号时，CPU执行完指令后， 当该引脚出现有效信号时，CPU执行完指令后，立即响应中 执行完指令后 断，不受IF影响，也不受软件影响，中断类型号是2。 不受IF影响，也不受软件影响，中断类型号是2 IF影响 INTR 可屏蔽中断，输入，电平触发（或边沿触发），高电平有效。 可屏蔽中断，输入，电平触发（或边沿触发），高电平有效。 ），高电平有效 CPU在执行每一条指令的最后一个时钟周期采样该引脚， CPU在执行每一条指令的最后一个时钟周期采样该引脚，若为 在执行每一条指令的最后一个时钟周期采样该引脚 高电平（ IF=1），则响应中断。 高电平（若IF=1），则响应中断。 ），则响应中断 INTA 中断响应信号、输出、低电平有效。 中断响应信号、输出、低电平有效。 信号 发给请求中断请求设备的回答信号。 发给请求中断请求设备的回答信号。 一般发送两个负脉冲信号，第一个通知外设， 一般发送两个负脉冲信号，第一个通知外设，第二个通知中 断源送出中断矢量码（即读取矢量码的选通信号） 断源送出中断矢量码（即读取矢量码的选通信号）
写存储器操作
(将结果存放到内存 将结果存放到内存) 将结果存放到内存
读 I/O 端口操作
(取 I/O 端口中的数 取 端口中的数)
写 I/O 端口操作
(往 I/O 端口写数 往 端口写数)
中断响应操作
总线周期
2、一个基本的总线周期通常包含 4 个T状态，按 时间的先后顺序分别称为T1、T2、T3、T4。
3.控制寄存器 IP PSW
IP 指令指针寄存器 用来控制CPU的指令执行顺序，它 和代码段寄存器CS一起可以确定当前所要取的指令的内存地 址。 PSW 状态。 用来存放8086 CPU在工作过程中的
标志寄存器
8086的编程结构 的编程结构——执行部件 执行部件 的编程结构
PSW 唯一能按位操作的寄存器 只定义了其中9位，另外7位未定义（不用） 6位状态标志：OF、SF、ZF、PF、CF、AF 3位控制标志：DF、IF、TF 反映指令对数据作用之后，结果的状态（不是结果本身）。 这些状态将控制后续指令的执行。
8086
8086/8088微处理器 —— 引脚功能 微处理器
地址/数据复用总线引脚，双向， AD15~AD0 地址/数据复用总线引脚，双向，分时复用构造总线必须 加锁存器，8088的高 位不做复用，地址引脚是单向的。 的高8 加锁存器，8088的高8位不做复用，地址引脚是单向的。 地址/状态复用引脚，单向，分时复用。8086最多可访 A16/S3~A19/S6 地址/状态复用引脚，单向，分时复用。8086最多可访 64K个I/O端口 端口。 问64K个I/O端口。 S4 S3 0 0 0 1 1 0 1 1
T1 CLK 总线周期 T2 T3 T4
指令周期
1、执行一条指令所需要的时间称为指令周期。 执行一条指令的时间是取指令、执行指令、 取操作数、存放结果所需时间的总和。用所 需的时钟周期数表示。
指令周期
2、不同指令的执行时间(即指令周期)是不同的; 同一类型的指令，操作数不同，指令周期也不同。
MOV MUL BX, AX BL 2个T周期 个 周期 70~77个T周期 个 周期 14个T周期 个 周期
指令周期
4、8086CPU取指令、执行指令分别由BIU、EU完成 取指和执行指令可是并行的， 故8086CPU的指令周期 可以不考虑取指时间。
8086/8088微处理器 —— 引脚功能
8086/8088引脚结构图
GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 VCC AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX RD HOLD* HLDA* WR* M/IO* DT/R* DEN* ALE* INTA* TEST READY RESET
8086的编程结构 的编程结构——总线接口部件 的编程结构 总线接口部件
5.指令队列缓冲器
8088为4字节，8086为6字节。为FIFO(先进先出)结构。 指令队列至少保持有一条指令，且只要有一条指令，EU就开始执行； 若EU要进行M/IO存取数据，BIU在执行完现行取指操作周期后进行。 当执行转移指令时，EU要求BIU从新的地址中重新取指。队列中原有指 令被清除。新取得的第一条指令直接送EU执行，随后取得的指令填入 队列