数字电路课程设计智力竞赛抢答器设计报告目录一、设计题目 (1)二、设计要求与设计说明 (1)三、课题分析与设计说明 (2)四、设计思路及原理 (2)五、单元设计及实现 (3)1、抢答信号产生电路 (3)2、编码电路 (3)3、锁存电路 (4)4、译码电路 (5)5、延时电路 (6)6、振荡电路 (7)六、总体设计及实现 (9)七、调试仿真 (10)八、零件表 (12)九、设计总结 (13)十、参考资料 (13)一、设计题目智力竞赛抢答器二、设计要求与设计说明1、最多可以容纳5名选手或5个代表队参加比赛，他们的编号分别为1、2、3、4、5，各用一个抢答按钮，其编号与参赛者的号码一一对应，此外，还有一个按钮给主持人用来清零，这些按钮（共六个）均采用自制的触摸按钮。

2、抢答器具有数据锁存功能，并将所锁存的数据用LED数码管显示出来。

主持人将抢答器清零后，若有参赛者的手指触及抢答器触摸按钮，数码管立即显示出最先动作的选手的编号，同时蜂鸣器发出间歇式声响，声音持续时间约一秒钟。

3、抢答器对参赛选手动作的先后有很强的分辨能力。

即使他们动作的先后只相差几毫秒，抢答器也能分辨出来。

也就是说，数码管不显示后动作选手的编号，只显示先动作选手的编号并保持到主持人清零为止。

4、在各抢答按钮为常态时，主持人可用清零按钮将数码管变为零态，直至有人使用抢答按钮为止。

5、画出总体电路图并列出元器件清单。

三、课题分析与设计说明智力竞赛抢答器的抢答部分由抢答信号产生电路、编码电路组成，锁存和显示最先动手选手编号的功能由锁存电路、译码电路组成，延时电路在按钮按下后提供一个约一秒的电平信号，经振荡电路振荡送至蜂鸣器，使蜂鸣器产生约一秒的提示音。

主持人清零功能由信号产生电路和锁存电路共同实现。

四、设计思路及原理模块化电路：方便电路安装和调试。

将电路分为抢答信号产生电路、编码电路、锁存电路、译码电路、延时电路、振荡电路。

抢答信号产生电路是一组自恢复按钮，提供用以编码的电平信号，编码电路实现将按钮编号编码为二进制数，锁存电路实现对编码的二进制数的锁存，以及将二进制数输入译码电路，译码电路实现将二进制数译码并显示在数码管上，延时电路在按钮按下后产生一个约一秒的电平信号，触发振荡电路，振荡电路起振，蜂鸣器产生约一秒的间断提示音。

五、单元设计及实现1、抢答信号产生电路抢答信号产生电路用以产生抢答信号。

电路图如图5.1左边，本设计中信号是以高电平有效，所以按钮都和VCC 相接。

前5个为抢答的按钮，第六个为清零按钮。

在编码电路后面有下拉电阻。

图5.1右边为按钮的实物图。

2、编码电路编码电路用以将抢答信号编码为二进制数。

如图5.2，编码电路使用7个二极管进行编码。

当按钮没有按下时，74LS75的D0、D1、D2被下拉电阻置0，如果按下1号按钮，则D0被置高，代表二进制数001。

如果3号键被按下，D0、D1被置高，代表二进制数011。

图 5.1图5.21k1k1kR101kR120kD02Q016Q01D13Q115Q114D26Q210Q211D37Q39Q38E0/113E2/34U274LS75121312U3:A74LS27←同理可以推出其他按钮。

二极管具有单向导电性，如果1号按钮被按下，高电平不会沿图中红色箭头回流，所以输出只能是001。

同理可以推导出该编码电路可靠可行。

使用该编码电路有以下考虑：（1）使用二极管传输延迟比门电路小，可以减小分辨时间（二极管传输延迟≤5ns,编码器74LS148传输延迟为10ns～15ns）。

（2）用二极管替换编码器，价格便宜，线路更简洁（网上调查：一颗IN4148约0.02元，而一片74LS148约2元）。

第6个按钮用于清零，结合以下锁存电路分析。

3、锁存电路锁存电路将二如图 5.3.174LS75。

芯片134脚(E2)（Q0 Q1 Q2D3）钮没有按下时，脚输出高电平，锁存器不锁存。

当按钮被按下后，则Q0 Q1 Q2至少会有一个高电平，或非门12脚输出低电平，锁存器锁存，后按的按钮不会再被记录。

锁存器数据传输延迟为17~30ns ，锁存传输延迟为25~30ns ，或非门传输延迟为3~15ns ，二极管传输延时计5ns ，所以能分辨的信号只要不超过80ns 就能分辨出来。

图5.3.2附74LS75真值表。

4、译码电路译码电路将二进制数翻译使得可直接在数码管显示。

如图5.4.1，译码芯片选用74LS47。

第3、4、5脚接高电平使能，7、1、2、6脚为二进制输入端，本电路不用高位D ，直接接地。

图5.4.2，为74LS47真值表。

图5.3.2A 7QA 13B 1QB 12C 2QC 11D6QD 10BI/RBO 4QE 9RBI 5QF 15LT 3QG14U174LS47图5.4.1R120kR76.6kC347uF121312U3:A74LS27910118U3:C74LS27图5.5延时电路是给振荡电路提供约1秒的使能信号（低电平）。

如图5.5，主要使用电容充放电实现。

没有按钮按下时，或非门12脚输出高电平，VCC 不会通过电阻R1给电容C3充电，而是通过二极管与R7分压。

实践表明，此时输入到或非门9脚的电平不是有效低电平，就不能使能振荡电路。

如果有按钮被按下，或非门12脚输出低电平，则VCC 通过电阻R1给电容充电，或非门9脚的电平被拉低，产生有效低电平，振荡电路起振。

电容充电，两端电压升高，或非门9脚的电平也逐渐升高，直到变为无效的低电平，振荡电路停止振荡。

整个过程可以通过调节R1、R7、C3大小控制电路的延时时间。

当按下清零键后，或非门12脚变为高电平，电容开始放电，直到电容两端不在有放电电流。

等待下一次抢答。

6、振荡电路振荡电路是产生一个低频振荡，使得蜂鸣器能够间歇的响。

DQD BI/RBO 4QE 9RBI 5QF 15LT 3QG1474LS47BUZ2BUZZERC147uFR51.2kR65.1kQ1NPN3456U3:B74LS27910118U3:C74LS27R83.3k图5.6如图5.6，主要使用两个或非门实现。

当延时电路输入无效低电平时，或非门8脚被封锁为低电平，6脚被封锁为高电平。

蜂鸣器不会响。

当延时电路输入有效低电平时，可能有两种状态：（1）电容C1已经充满电，那么8脚的低电平会将10、11脚置低，于是8脚输出变为高电平，6脚变为低电平，电流从8脚经电阻R5到6脚给电容充电，直到10、11脚输入为有效高电平后，8脚输出低电平，6脚输出高电平。

依次循环。

（2）电容C1还没有充满电，电流就会从6脚经电容，电阻R1到8脚给电容充电。

直到10、11脚出现有效低电平，就会重复（1）中所述的状态。

实践表明，6脚接R8电阻接地电路才能在得到使能信号后正常起振。

六、总体设计及实现七、调试仿真第一次调试是在安装完抢答信号产生电路、锁存器（锁存端置1，不锁存）、译码电路，按下各按钮则数码管显示对应数字，但是不锁存。

第二次调试是安装完锁存电路，按下各按钮，显示数字并锁存，后按下的按钮不再显示，按下清零按钮，数码管显示0，直到有抢答按钮按下。

第三次调试是安装完振荡电路，对或非门9脚接地，蜂鸣器和指示灯都没有反应。

调试中给6脚接入一个下拉电阻后电路开始正常工作。

若对9脚置高，电路停止振荡。

第四次调试是安装完整个电路，遇到以下两个问题：（1）延时电路不能正常延时。

于是断开R1调节R7使得振荡电路能够稳定振荡，然后接入R1，并调整其阻值，使得振荡电路不能起振。

然后按下按钮，调整电容C3大小，使得延时大约1秒。

延时电路调试完毕。

（2）电路上电显示7，并锁存，需要一次清零才正常工作。

推断原因是刚上电时，虽然下拉电阻将锁存器D0、D1、D2拉低，但是信号需要一个短暂时间才能传输到输出端，所以刚上电时或非门接收到的信号为111，所以输出低电平将锁存器锁存。

解决方法：上电时稍微延时启动74LS27。

设计电路如下：接上电时，R20首先给C20充电，当C20两端电压足够髙时才能启动74LS27，而在这个时间差，锁存器的输出端已经输出000了。

自启动问题解决。

八、零件表九、设计总结为期两周的数电课程设计过程中我们收获颇丰。

在小组的共同努力下我们设计出了符合要求的电路并调试成功，且线路简洁，设计具有创新点。

我们的设计将电路分为抢答信号产生电路、编码电路、锁存电路、译码电路、振荡电路。

这样模块化的设计便于连接、调试。

用二极管代替编码器价格低廉、设计简洁，振荡器使用多余的两个或非门，也节约了传统的555定时器。

课设中自启动问题、延时问题和振荡问题，通过理论分析和实际尝试也轻松解决。

团队精神是整个课设过程中最重要的部分，没有一个团队的精心合作，就不会有这样理想的成功。

总之，该课设考察了我们三点：专业知识、实际动手能力和团队精神。

十、参考资料1、《数字电子技术基础》高等教育出版社阎石主编2、百度百科74LS75资料：百度百科：74LS753、百度文库74LS47资料：百度文库：74LS474、百度文库74LS27资料：百度文库：74LS275、以上芯片详细资料可以参见附页资料。