1.已知x和y，用变形补码计算x+y，同时指出结果是否溢出（每题6分，共18分）
（1）x=11011，y=00011
（2）x=11011，y=-10101
（3）x=-10110，y=-00001
2.指令格式结构如下所示，试分析指令格式及寻址方式特点。

（10分）
31 25 24 23 20 19 0
3.CPU执行一段程序时，CACHE完成存取的次数为5000次，主存完成存取的次数为200次。

已知CACHE存取周期为40ns，主存存取周期为160ns。

分别求CACHE的命中率H、平均访问时间Ta和CACHE-主存系统的访问效率e （12分）
4. 有一个１６K×16位的存储器，由1K×4位的DRAM芯片构成（芯片是64×64结构）。

问：（每题5分，共15分）
(1)共需要多少RAM芯片？
(2)采用异步刷新方式，如单元刷新间隔不超过２ms，则刷新信号周期是多少
(3)如采用集中刷新方式，存储器刷新一遍最少用多少读／写周期？死时间率是多少？5.用512K*16位的FLASH存储器芯片组成一个2M*32的半导体只读存储器，试问：（每题5分，共20分）
(1）数据寄存器多少位？
(2）地址寄存器多少位？
(3）共需要多少个这样的器件？
(4）画出此存储器的组成框图.
6.设有一个cache的容量为2K字，每块16个字，问：（每题5分，共25分）
（1）cache中可容纳多少个块？
（2）若主存的容量是256K字，主存可分多少块？
（3）主存地址有多少位，cache的地址有多少位？
（4）在直接映射方式中，主存中第135块映射到cache中哪一块？
（5）进行地址映射时，主存地址分为几段，各段有多少位？
答案
2.操作码：定长操作码，可表示128条指令；操作数：双操作数，可构成RS或SS型指令，有直接、寄存器、寄存器间接寻址方式，访存范围1M，可表示16个寄存器。

3. H=Nc/(Nc+Nm)=5000/5200≈0.96
Ta=Tc+(1-H)×Tm=40ns+(1-0.96) ×160ns=46.4ns
E=Tc/Ta=40ns/46.4ns×100%=86.2%
4.（1）存储器的总容量为16K×16位=256K位，所以用DRAM芯片为1K×4位=4K位
故芯片总数为：256K位/4K位= 64片
（2）采用异步刷方式，在2ms时间内分散地把芯片64行刷新一遍，故刷新信号的时间间隔为2ms/64 = 31.25μs，即可取刷新信号周期为30μs。

（3）如采用集中刷新方式，假定T为读/写周期，如16组同时进行刷新，则所需刷新时间为64T。

设T单位为μs，2ms=2000μs，则死时间率=（64T/2000）×100%。

5.（1）32；（2）21；（3）4*2=8；（4）
6.（1）2048/16=128块
（2）256K/16=256*1024/16=16384块
（3）主存地址需要18位
Cache地址需要11位
（4）135mod128=7块
（5）主存地址分为三段，分别是主存区号标志、块号、块内地址
主存区号标志=18-11=7位
而11位cache地址分为7位一部分说明块号和4位一部分说明块内地址由于Cache块(页)的大小为16B，而Cache容量为16KB。

因此，此Cache可分为1024
页。

可以看到，Cache的页内地址只需4位即可表示；而Cache的页号需用10位二进制数来表示；在映射时，是将主存地址直接复制，现主存地址为1234E8F8(十六进制)，则最低4位为Cache的页内地址，即1000，中间10位为Cache的页号，即1010001111。

Cache的容量为16KB决定用这14位编码即可表示。

题中所需求的Cache的地址为10100011111000。