根据表6-2，74LS00的最大传播延迟为15ns，图X6-9电路共6级，
因此，该电路的最大传播延迟= 15 × 6 = 90 ns
6.10
根据表6-2，74AHCT00的最大传播延迟为9ns，图X6-9电路共6级，
因此，该电路的最大传播延迟= 9 × 6 = 54 ns
6.13
最小传播延迟为典型值的1/4 ~ 1/3 。

74LS86为2输入异或门，内部电路如图6-68 (b) 所示。

当其中一个输入固定为低电平时，从另一个输入到输出只需经过两个与非门；当其中一个输入固定为高电平时，从另一个输入到输出需要经过三个与非门。

因此，图X6-13电路中每个异或门的延迟级数标记如下：
3级2级2级3级
当IN从1到0时，
典型延迟= t pLH(3级)+ t pLH(2级)+ t pLH(2级)+ t pHL(3级)
[查表6-2 ] = 20 + 12 + 12 + 13 = 57 ns 最小延迟≈典型延迟/ 4 = 57 / 4 ≈14 ns
当IN从0到1时，
典型延迟= t pHL(3级)+ t pHL(2级)+ t pHL(2级)+ t pLH(3级)
[查表6-2 ] = 13 + 10 + 10 + 20 = 53 ns 最小延迟≈典型延迟/ 4 = 57 / 4 ≈13 ns
6.16
低电平有效的更快，正如与非门比与门快一样。

6.20
(a)
(e)
6.21。