数字计时器设计实验报告学号：0904330122**：***目录一．实验内容简介 (3)二．实验要求 (3)三．实验原理 (4)四．单元电路设计及其电路图 (4)1.秒信号发生器 (4)2.计时电路 (5)3.清零电路 (7)4.校分电路 (7)5.报时电路 (8)五．附加功能：起停原理及电路图 (10)六．实验感想 (11)七．附录 (11)1.工具及器件清单 (11)2各元件的引脚图及功能表 (13)3总电路逻辑图 (15)（包含附加电路的总电路图附加在报告最后）八．参考文献 (15)一．实验内容：本实验采用中小规模集成电路设计一个由脉冲发生电路，计时电路，译码显示电路，和控制电路(包括清零电路，校分电路，和报时电路)等四部分组成的数字计时器。

二．设计要求：1.设计一个脉冲发生电路，为计时器提供秒脉冲、为报时电路提供驱动蜂鸣器的脉冲信号。

2. 设计一个计时电路，完成0分00秒~9分59秒的计时功能。

3. 设计报时电路，使数字计时器从9分53秒开始报时，每隔一秒发一声，共发三声低音，一声高音；即9分53秒、9分55秒、9分57秒发低音（频率1kHz），9分59秒发高音（频率2kHz）4. 设计校分电路，在任何时候，拨动校分开关，可进行快速校分。

5．设计清零电路，具有开机自动清零功能，并且在任何时候，按动清零开关，可以进行计时器清零。

6．系统级联调试，将以上电路进行级联完成计时器的所有功能。

7．可增加数字计时器附加功能，例如数字计时器定时功能、电路起停功能、电路采用动态显示等。

三．实验原理框图：四．单元电路设计及其电路图1.秒信号发生器秒信号发生器提供计时电路的时钟并为报时电路提供驱动信号。

为提供较为精确的秒脉冲信号，采用32768Hz的石英晶体多谐振荡器作为脉冲信号源。

分频器CD4060最高可实现214分频，即最低频率端Q14的脉冲信号频率为2Hz，因此增加一个D触发器实现的倍频器来产生1Hz的秒脉冲信号。

将D触发器的Q端与D端扭接在一起实现倍频器，则Q端的输出信号即为1Hz的秒脉冲信号。

报时电路所需要的1KHz，2 KHz的脉冲信号由4060的管脚Q4和管脚Q5提供。

所用器件：32768Hz晶体管、22MΩ电阻、20PF电容、10 PF电容、4060、74LS74。

原理图：2.计时电路该电路是本实验基础电路中的关键电路，由分计数器、秒十位计数器、秒个位计数器构成。

分计数器和秒位计数器直接用CD4518BCD码计数器实现十进制计数功能；秒十位计数器为六进制计数器，将74LS161做成一个从0000～0101的模六计数器实现。

连接时，秒脉冲电路产生的秒脉冲信号送入秒个位计数器（CD4518A）的EN端，秒个位单元中的输出1Q4通过一非门接入74LS161的时钟端作为时钟信号完成个位与十位的级联（接非门是因为161的~CLK是上升沿触发，而1Q4在9~0的跳变时是下降沿“1001”——“0000”）。

做秒十位记数时，用反馈置位法，2Q1和2Q3通过一与非门接入置数端同时数据输入端均接地，实现模六功能。

将计数位2Q3作为驱动信号送入分计数器（CD4518B）的EN端，则数字计数器整体的计数功能即可实现。

显示电路采用三片CD4511显示译码器和三个七段共阴显示字，电路从0分00秒计到9分59秒，译码显示电路用三片四线七线译码器CD4511进行译码，而采用共阴极七段LED数码管进行循环显示。

CD4511的输入接到相应计数器的输出，而它的输出端与数码管的相应端相连，数码管通过300的电阻接地。

所用器件:4518、74LS161、74LS00、CC4511、CC4069、300Ω电阻、LED数码显示管。

原理图：3.清零电路该电路具有开机清零和控制清零功能。

其中秒个位和分位的清零端即CC4518的管脚7和15（高电平有效）接在第一个非门之后，秒十位74LS161的清零端即管脚1（低电平有效）接在第二个非门之后。

刚开机时，由于电容上的电压不能突变，电容两端为低电平，经过第一个非门输出高电平，接到CC4518的管脚7和15，实现秒个位和分位的清零。

在经过第二个非门输出低电平，接到74LS161的管脚1，实现秒十位的清零。

按下开关后，电容被短路，第一个非门的输入端为低电平，两个非门的输出端分别为高电平和低电平，原理同上，实现控制清零功能（异步清零）。

所用器件：CC4069、10KΩ电阻、22μF电容。

原理图：4.校分电路当校分电路打到“正常”状态时，计数器正常计数；当开关打到“校分”状态时，秒个位和秒十位正常计数，分位进行快速校分，即分计数器可以不受秒计数器的进位信号的控制。

校分电路的工作原理是：当校分开关在“1”电平，与非门2被选通，与非门1被封锁，秒进位产生的脉冲送至分计数器的时钟端；当开关打在“0”电平时，与非门1被选通，与非门2被封锁，校分信号送至分计数器的时钟端。

由于校分电路的信号直接送到分计数器的时钟端，开关的颤动产生的脉冲会导致分计数器的触发，从而影响校分功能，所以对校分开关应加一个RS锁存器构成消颤开关。

原理图：5．报时电路用需要报时的时刻所对应的计数器的输出作为触发信号来驱动蜂鸣器报时，因为需要在9分53秒、9分55秒、9分57秒各报出一个低音，在9分59秒报出一个高音。

具体设计过程如下：将各时刻各位对应的二进制码作如下图的比较：时间（DEC）分位（BIN）秒十位(BIN) 秒个位（BIN）9:53 1001 0101 00119:55 1001 0101 01019:57 1001 0101 01119:59 1001 0101 10011．将秒个位的3（0011）、5（0101）、7（0111）取或，通过卡诺图的化简可得应该从秒个位取1Q1（1Q2+1Q3）2．将1中所得结果和分位的9（1001）与再和秒十位的5（0101）与，所得的结果和1KHz的信号与就可得到在9分53秒、9分553秒、9分57秒报出低音的驱动信号。

3．将分位的9（1001）和秒十位的5（0101）与再和秒个位的9（1001）与再和2KHz的信号与就得到在9分59秒报出高音的驱动信号。

4．将2和3中得到的信号取或，就可以得到最终的报时驱动信号。

所用器件：74LS21、74LS32、蜂鸣器、三极管。

原理图：五．附加功能：起停原理及电路图自动起停就是在某一个设定时刻自动停止，在设定好的一定时间后，记时又自动重新开始，在此过程中无须人工干预。

此次自动起停功能具体设计为：在7分57秒自动停止5秒后又重新开始计数。

根据74161的功能表，当没到设定的停止时间时，～LOAD 一直是“0”信号输入，使得在置数输入端预置的0111置数至D Q C Q B Q A Q 端，由C Q 端与1Hz 求与后输入秒个位的CP 端，正常计数。

直至7分57秒，“1”信号输入～LOAD ，74161在1Hz 的脉冲信号下，0111，1000，1001，1010，1011计数，C Q 端输出“0”信号，1Hz 的信号无法进入秒个位的信号端，正好五秒的等待，C Q 端重新输出为“1”。

完成自动起停功能。

原理图：六．实验感想这次试验加深了我对课本知识的理解，这次实验还培养了我严谨的科学研究素养和坚韧的品质。

每当电路出错，这都是对我调试能力的一次考验。

这时候，如果消极泄气，是无法完成最后的成品的。

只有用自己的耐心和毅力，加以正确严谨的分析方法，才能一步步向成功迈进。

对于这种综合实验，它不同于课内实验，没有现成的东西照搬，综合实验从一个器件的引脚图到整个电路的逻辑图都要自己去准备，必要的预习是很重要的。

在连线的时候，最重要的是认真仔细，防止短路和漏接。

最重要的先检测一下器件是否是好的，这次试验中由于之前没有检测器件的好坏，导致线路连好后就是不能出现蜂鸣，最后还是检测出来有一个74LS21是坏的，这就告诉自己，实验前检测器件的好坏很重要。

虽然此次实验的原理比较简单的，但动手的关键在于过程，在实际解决了设计中出现的问题，增强了寻找问题，解决问题的能力。

该次实验使我深深的感受到书本上的理论知识和实际是有很大差别的,所以必须经过实践才能真正锻炼解决问题的能力.对于我们理工科的学生，动手能力是很重要的，特别是实验操作能力，尤为重要，所以这次实验是对我们能力的一次小的检验。

七．附录1工具及器件清单工具：剪刀、镊子、剥线钳、万用表元器件清单：2各元件的引脚图及功能表引脚图：功能表：输入输出LE D C B A g f e d c B a 字符LT BI测灯０××××××１１１１１１１８灭零１０×０００００００００００消隐锁存１１１××××显示LE＝０→１时数据１１００００００１１１１１１０１１００００１００００１１０１１１０００１０１０１１０１１２１１０００１１１００１１１１３CC4518逻辑功能表74LS74逻辑功能表3总电路逻辑图附加在最后。

八．参考文献a)《数字电路》蒋立平著南京理工大学2001b)《电子线路实践教程》王建新、姜萍科学出版社2003c)《实验电子技术》李振声主编国防工出版社2001（此文档部分内容来源于网络，如有侵权请告知删除，文档可自行编辑修改内容，供参考，感谢您的配合和支持）。