微机原理知识点汇总————————————————————————————————作者：————————————————————————————————日期：微机原理复习总结第1章基础知识⏹计算机中的数制⏹BCD码与二进制数11001011B等值的压缩型BCD码是11001011B。
F第2章微型计算机概论⏹计算机硬件体系的基本结构计算机硬件体系结构基本上还是经典的冯·诺依曼结构，由运算器、控制器、存储器、输入设备和输出设备5个基本部分组成。
⏹计算机工作原理1.计算机由运算器、控制器、存储器、输入设备和输出设备5个基本部分组成。
2.数据和指令以二进制代码形式不加区分地存放在存储器重，地址码也以二进制形式;计算机自动区分指令和数据。
3.编号程序事先存入存储器。
⏹微型计算机系统是以微型计算机为核心，再配以相应的外围设备、电源、辅助电路和控制微型计算机工作的软件而构成的完整的计算机系统。
⏹微型计算机总线系统数据总线 DB（双向）、控制总线CB（双向）、地址总线AB（单向）；⏹8086CPU结构包括总线接口部分BIU和执行部分EUBIU负责CPU与存储器,，输入/输出设备之间的数据传送，包括取指令、存储器读写、和I/O读写等操作。
EU部分负责指令的执行。
⏹存储器的物理地址和逻辑地址物理地址＝段地址后加4个0（B）＋偏移地址＝段地址×10（十六进制）＋偏移地址逻辑段：1). 可开始于任何地方只要满足最低位为0H即可2). 非物理划分3). 两段可以覆盖1、8086为16位CPU，说明（A ）A. 8086 CPU内有16条数据线B. 8086 CPU内有16个寄存器C. 8086 CPU内有16条地址线D. 8086 CPU内有16条控制线解析：8086有16根数据线，20根地址线；2、指令指针寄存器IP的作用是（A ）A. 保存将要执行的下一条指令所在的位置B. 保存CPU要访问的内存单元地址C. 保存运算器运算结果内容D. 保存正在执行的一条指令3、8086 CPU中，由逻辑地址形成存储器物理地址的方法是（B ）A. 段基址+偏移地址B. 段基址左移4位+偏移地址C. 段基址*16H+偏移地址D. 段基址*10+偏移地址4、8086系统中，若某存储器单元的物理地址为2ABCDH，且该存储单元所在的段基址为2A12H，则该存储单元的偏移地址应为（0AADH ）。
第3章8086指令系统与寻址方式●寻址方式●立即寻址MOV AX,1090H 将1090H送入AX,AH中为10H, AL中为90H●寄存器寻址MOV BX，AX 将AX的内容送到BX中●直接寻址指令中给出操作数所在存储单元的有效地址，为区别立即数，有效地址用”[]”括起。
例: MOV BX, [3000H] 将DS段的33000H和33001H单元的内容送BX(设DS为3000H)●寄存器间接寻址把内存操作数的有效地址存储于寄存器中，指令给出存放地址的寄存器名。
为区别寄存器寻址，寄存器名用”[]”括起。
些寄存器可以为BX、BP、SI和DI。
例：MOV AX , [SI]物理地址=DS*10H+SI或DI或BX物理地址=SS*10H+BP●寄存器相对寻址操作数的有效地址分为两部分，一部分存于寄存器中，另一部分以偏移量的方式直接在指令中给出。
例：MOV AL ,8[BX]物理地址=DS*10H+ BX+偏移量●基址变址寻址操作数的有效地址分为两部分，一部分存于基址寄存器中（BX/ BP），另一部分存于变址寄存器中（SI/DI）例：MOV AL , [BX][DI]物理地址=DS*10H+ BX+DI●相对基址变址寻址操作数的有效地址分为两部分，一部分存于基址寄存器中（BX/ BP），一部分存于变址寄存器中（SI/DI）,一部分以偏移量例：MOV AL , 8[BX][DI]物理地址=DS*10H+ BX+DI+偏移量●PUSH/POP指令格式：PUSH 源操作数/POP 目的操作数实现功能：完成对寄存器的值的保存和恢复在执行PUSH指令时，堆栈指示器SP自动减2；然后，将一个字以源操作数传送至栈顶。
POP指令是将SP指出的当前堆栈段的栈顶的一个操作数，传送到目的操作数中，然后，SP自动加2，指向新的栈顶。
PUSH指令的操作方向是从高地址向低地址，而POP指令的操作正好相反压栈指令PUSH 执行过程：(SP）←（SP）-2（SP）-1←操作数高字节（SP）-2←操作数低字节•出栈指令POP执行过程：（SP）操作数低字节（SP）+1 操作数高字节(SP）←（SP）+2按后进先出的次序进行传送的,因此,保存内容和恢复内容时,要按照对称的次序执行一系列压入指令和弹出指令.例如:PUSH DSPUSH ESPOP ESPOP DS●I/O指令IN OUT格式：IN AL/AX，端口OUT 端口，AL/AX直接寻址:直接给出8位端口地址，可寻址256个端口(0-FFH)间接寻址:16位端口地址由DX指定，可寻址64K个端口(0-FFFFH)IN AX, 50H ;将50H、51H两端口的值读入AX，50H端口的内容读入AL，51H端口的内容读AHIN AX, DX 从DX和DX+1 所指的两个端口中读取一个字，低地址端口中的值读入AL中，高地址端口中的值读入AH中OUT 44H, AL 将AL的内容输出到地址为44H的端口1、下列语句中语法有错误的语句是（B ）A. IN AL, DXB. OUT AX, DXC. IN AX, DXD. OUT DX, AL2、执行PUSH AX指令时将自动完成（B ）A.SP←SP-1,SS:[SP]←AL SP←SP-1,SS:[SP]←AHB.SP←SP-1,SS:[SP]←AH SP←SP-1,SS:[SP]←ALC.SP←SP+1,SS:[SP]←AL SP←SP+1,SS:[SP]←AHD.SP←SP+1,SS:[SP]←AH SP←SP+1,SS:[SP]←AL3、MOV AX,[BP] [SI]的源操作数的物理地址是（C ）A. 10H*DS+BP+SIB. 10H*ES+BP+SIC. 10H*SS+BP+SID. 10H*CS+BP+SI4、操作数在I/O端口时，当端口地址（>255 ）时必须先把端口地址放在DX中，进行间接寻址。
第4章汇编语言程序设计⏹程序的编辑、汇编及连接过程汇编语言的程序一般要经过编辑源程序、汇编（MASM或ASM）、连接（LINK）和调试（DEBUG）这些步骤第5章8086的总线操作与时序⏹8086/8088工作模式⏹8086/8088典型时序1、两种工作模式⏹两种组态利用MN/MX*引脚区别⏹MN/MX*接高电平为最小模式⏹MN/MX*接低电平为最大模式⏹两种组态下的内部操作并没有区别⏹两种组态构成两种不同规模的应用系统最小组态模式构成小规模的应用系统，8086本身提供所有的系统总线信号。
最大组态模式构成较大规模的应用系统，例如可以接入数值协处理器80878086和总线控制器8288共同形成系统总线信号，在最大工作模式中，总是包含两个以上总线主控设备。
2、典型时序⏹总线周期是指CPU通过总线操作与外部（存储器或I/O端口）进行一次数据交换的过程所需要时间。
总线周期如：存储器读周期、存储器写周期，I/O读周期、I/O写周期。
总线周期一般有4个时钟周期T1，T2,T3,T4组成。
⏹指令周期是指一条指令经取指令、译码、读写操作数到执行完成的过程所需要时间。
⏹8088的基本总线周期需要4个时钟周期⏹4个时钟周期编号为T1、T2、T3和T4⏹总线周期中的时钟周期也被称作“T状态”⏹时钟周期的时间长度就是时钟频率的倒数⏹当需要延长总线周期时需要插入等待状态Tw3、（1）存储器写总线周期T1状态——输出20位存储器地址A19～A0IO/M*输出低电平，表示存储器操作；ALE输出正脉冲，表示复用总线输出地址T2状态——输出控制信号WR*和数据D7～D0T3和Tw状态——检测数据传送是否能够完成T4状态——完成数据传送（2）I/O写总线周期T1状态——输出16位I/O地址A15～A0IO/M*输出高电平，表示I/O操作；ALE输出正脉冲，表示复用总线输出地址T2状态——输出控制信号WR*和数据D7～D0T3和Tw状态——检测数据传送是否能够完成T4状态——完成数据传送（3）存储器读总线周期T1状态——输出20位存储器地址A19～A0 IO/M*输出低电平，表示存储器操作；ALE输出正脉冲，表示复用总线输出地址T2状态——输出控制信号RD*T3和Tw状态——检测数据传送是否能够完成T4状态——前沿读取数据，完成数据传送（4）I/O读总线周期T1状态——输出16位I/O地址A15～A0IO/M*输出高电平，表示I/O操作；ALE输出正脉冲，表示复用总线输出地址T2状态——输出控制信号RD*T3和Tw状态——检测数据传送是否能够完成T4状态——前沿读取数据，完成数据传送第6章 存储器系统⏹ 随机存储器RAM(random Access memory)存储器中的信息能读能写，且对存储器中任一单元的读或写操作所需要的时间基本是一样的。
断电后，RAM 中的信息即消失 ⏹ 只读存储器ROM(read only memory)用户在使用时只能读出其中信息，不能修改或写入新的信息，断电后，其信息不会消失。
⏹ 主存储器设计⏹ 字扩展 地址空间的扩展。
芯片每个单元中的字长满足，但单元数不满足扩展原则： 每个芯片的地址线、数据线、控制线并联，仅片选端分别引出，以实现每个芯片占据不同的地址范围⏹ 位扩展 当构成内存的存储器芯片的字长小于内存单元的字长时，就要进行位扩展，使每个单元的字长满 足要求位扩展方法：将每片的地址线、控制线并联，数据线分别引出连接至数据总线的不同位上字位扩展: 若已有存储芯片的容量为L ×K ，要构成容量为M ×N 的存储器，需要的芯片数为： （M / L ） ×（N / K ）⏹ 片选信号的产生：全译码、部分译码、线性译码。
全译码:片选信号由地址线所有不在存储器的地址译码产生。
（地址唯一）部分译码：片选信号不是由地址中所有不在存储器上的地址译码产生。
（地址不唯一，一个单元可能有多个地址） 线性译码：以不在存储器上的高位地址线直接作为存储器芯片的片选信号。
（地址不唯一）⏹ 存储容量 是指一块存储芯片上所能存储的二进制位数。
假设存储芯片的存储单元数是M ， 一个存储单元所存储的信息的位数是N ，则其存储容量为M ×N 。
⏹ 1、如图是某一8088系统的存储器连接图，试确定其中各芯片的地址空间A 12¡«A 0CE 2 CE 1 1#6264WE OEG 1 Y 0G 2AG 2B C Y 4B AA 17IO/M A 19 A 18 A 16 A 15 A 14 A 12¡«A 0CE 2 CE 1 2#6264WE OEA 13¡«A 0CE 27128OE VccVccA 13≥1≥1A 13¡«A 074LS1381≥1解： （1）27128是ROM ，没有WR ，Y0 ＝0选中该片；该片14条地址线，其基本地址00 0000 0000 0000 ~11 1111 1111 1111； 高6位：A19A18 ＝00； A17 ＝1； A16A15 A14＝000所以27128地址范围：0010 0000 0000 0000 0000 —— 0010 0011 1111 1111 1111 即20000H —23FFFH解： （2）6264是SRAM ，13条地址线，用2片，基本地址0 0000 0000 0000~1 1111 1111 1111； 1＃6264的高7位：A13＝0 且Y4＝0有效选中此片， 则A16A15 A14＝100；A19A18 ＝0；A17 ＝1；1＃6264地址范围：0011 0000 0000 0000 0000 — 0011 0001 1111 1111 1111 即30000H —31FFFH2 ＃6264的高7位：A13＝1 且Y4＝0有效选中此片 则A16A15 A14＝100；A19A18 ＝00； A17 ＝1；2＃6264地址范围：0011 0010 0000 0000 0000 —0011 0011 1111 1111 1111 即32000H —33FFFH1、256K B 的SRAM 有8条数据线，有（ B ）条地址线A. 8B. 18C. 10D. 24解析：256KB=2的18次方B,所以需要18条地址线2、在内存储器组织中用全译码方式，存储单元地址有重复地址值。