18
第五章：存储器及其接口——典型的半导体芯片举例
地址范围（以#10为例）
A19~A16 A15 A14 A13 C B A A12~A1 00000000000 1111111111 1 A0
1111
1
1
1
1
19
第五章：存储器及其接口——典型的半导体芯片举例
• • • • • • • • • 其它芯片地址范围计算过程同上。则可得各芯片地址范围为： #9 ： FE000H～FFFFFH中的偶地址区 #10： FE000H～FFFFFH中的奇地址区 #11： FC000H～FDFFFH中的偶地址区； #12： FC000H～FDFFFH中的奇地址区； #13： FA000H～FBFFFH中的偶地址区； #14： FA000H～FBFFFH中的奇地址区； #15： F8000H～F9FFFH中的偶地址区： #16： F8000H～F9FFFH中的奇地址区；
13
第五章：存储器及其接口——典型的半导体芯片举例
（3）数据收发器的实现：2片74LS245对双重总线上的16位数据进行驱动。 245的使能端G*接CPU的DEN*，=0时表示数据允许 245的方向端DIR接CPU的DT/R*，=1表示A→B；=0，表示B→A
14
第五章：存储器及其接口——典型的半导体芯片举例
地址范围（以#1为例）
A19~A16 A15 A14 A13 A12 C B A 0 0 0 A11~A1 00000000000 11111111111 A0
××××
0
0
15
第五章：存储器及其接口——典型的半导体芯片举例
地址范围（以#2为例）
A19~A16 A15 A14 A13 A12 C B A 0 0 0 A11~A1 00000000000 1111111111 1 A0
第五章：存储器及其接口——典型的半导体芯片举例
（1）奇偶体的分配： 单号为偶体（由A0=0选择，接D7~D0），双号为奇体（由BHE选择*，接 D15~D8）；（8086要求）
12
第五章：存储器及其接口——典型的半导体芯片举例
（2）地址锁存器的实现：3片74LS373对双重总线上的20位地址和BHE*信号进 行锁存。 373的G接CPU的ALE，下降沿锁存T1时刻发出的20位地址和BHE*信号 373的OE*接地，始终输出
A 7～A 0 地址输入
CAS RAS
列地址选通 行地址选通 写允许 ＋5V 地
…
WE V DD V SS
4
第五章：存储器及其接口——典型的半导体芯片举例 DRAM芯片2164
DRAM芯片2164A的容量为64 K×1 bit，即片内有65 536个存储单元，每个单元只有1位数据，用8片2164A才能 构成64 KB的存储器。若想在2164A芯片内寻址64 K个单元， 必须用16条地址线。但为减少地址线引脚数目，地址线又分 为行地址线和列地址线，而且分时工作，这样DRAM对外部 只需引出8条地址线。芯片内部有地址锁存器，利用多路开 关，由行地址选通信号RAS(Row Address Strobe)，把先送来 的8位地址送至行地址锁存器，由随后出现的列地址选通信 号CAS(Column Address Strobe)把后送来的8位地址送至列地 址锁存器，这8条地址线也用手刷新，刷新时一次选中一行， 2 ms内全部刷新一次。Intel 2164A的内部结构示意图如图 所示。
9
第五章：存储器及其接口——典型的半导体芯片举例 EPROM芯片2732A
（2）工作方式：6种 （4）编程禁止方式： -OE/Vpp加21V高压，-CE加高电平，禁止编程，输出高阻。 （5）输出禁止方式： -CE有效，-OE加高电平，禁止输出，数据线高阻。 （6）Intel标识符方式： A9引脚加高压，-CE、-OE有效时，可从数据线上读出制造厂和 器件类型的编码。
10
第五章：存储器及其接口——典型的半导体芯片举例
例：有一个8086CPU与半导体芯片的接口如图所示，其中存储器芯片 #1~#8为SRAM芯片6116(2KB)；#9~#16为EPROM芯片2732(4KB)。试 分析该接口电路的工作特性，计算RAM区和ROM区的地址范围(内存为 字节编址)。
11
8
第五章：存储器及其接口——典型的半导体芯片举例 EPROM芯片2732A
（2）工作方式：6种 （1）读方式： 当地址有效后，-CE和-OE同时有效，读 （2）待用方式： -CE无效时，保持状态，输出高阻，-OE不起作用，自动进入低 功耗（125mA降到35mA） （3）编程方式： -OE/Vpp引脚加21V高压时，进入编程方式。 编程地址送地址引脚，数据引脚输入8位编程数据，地址和数 据稳定后，-CE端加1个低有效的50ms~55ms编程脉冲（直流信号 不起作用），写入1个单元。然后可换地址、数据写第2个单元。
„
„
„
A 10
CS
D 7
A 3
CS WE
控制逻辑
OE
„
D 7 D 6 D 5 D 4 D 3
D 0
列译码
A 0
„
输入 数据
列I/O
„
„
„
2
第五章：存储器及其接口——典型的半导体芯片举例 SRAM芯片HM6116
Intel 6116存储器芯片的工作过程如下： 读出时，地址输入线A10～A0送来的地址信号经地址译码器送 到行、列地址译码器，经译码后选中一个存储单元(其中有8个存 储位)，由CS、OE、WE构成读出逻辑(CS=0，OE=0，WE=1)，打 开右面的8个三态门，被选中单元的8位数据经I/O电路和三态门送 到D7～D0输出。写入时，地址选中某一存储单元的方法和读出时 相同，不过这时CS=0，OE=1，WE=0，打开左边的三态门，从 D7～D0端输入的数据经三态门和输入数据控制电路送到I/O电路， 从而写到存储单元的8个存储位中。当没有读写操作时，CS=1， 即片选处于无效状态，输入输出三态门至高阻状态，从而使存储 器芯片与系统总线“脱离”。6116的存取时间在85～150 ns之间。
3. 典型的半导体存储器芯片，要求达到“了解”层次。
a. 典型的SRAM芯片6116的外特性——各引脚的功能。 b. 典型的DRAM芯片2164的外特性——各引脚的功能。 c. 典型的EPROM芯片2732的外特性——各引脚的功能。
21
17
第五章：存储器及其接口——典型的半导体芯片举例
由1片74LS138（#19）实现。译码特点：全译码，片内地址线为12位 A11~A0，片外地址为8为A19~A12。
地址范围（以#9为例）
A19~A16 1111 A15 A14 A13 C B A 1 1 1 A12~A1 00000000000 1111111111 1 A0 0
RAS CAS WE D IN
行时钟 缓冲器
列时钟 缓冲器
写允许 时 钟 缓冲器

数据输入 缓 冲 器
6
第五章：存储器及其接口——典型的半导体芯片举例 DRAM芯片2164
图中64 K存储体由4个128×128的存储矩阵组成，每个 128×128的存储矩阵，由7条行地址线和7条列地址线进行选择， 在芯片内部经地址译码后可分别选择128行和128列。锁存在行地 址锁存器中的七位行地址RA6～RA0同时加到4个存储矩阵上，在 每个存储矩阵中都选中一行，则共有512个存储电路可被选中， 它们存放的信息被选通至512个读出放大器，经过鉴别后锁存或 重写。锁存在列地址锁存器中的七位列地址CA6～CA0(相当于地址 总线的A14～A8)，在每个存储矩阵中选中一列，然后经过4选1的 I/O门控电路(由RA7、CA7控制)选中一个单元，对该单元进行读写。 2164A数据的读出和写入是分开的，由WE信号控制读写。当WE 为高时，实现读出，即所选中单元的内容经过三态输出缓冲器在 DOUT脚读出。而WE当为低电平时，实现写入，DIN引脚上的信号 经输入三态缓冲器对选中单元进行写入。2164A没有片选信号， 实际上用行选RAS、列选CAS信号作为片选信号。
5
第五章：存储器及其接口——典型的半导体芯片举例 DRAM芯片2164
A 0 A 1 A 2 A 3 A 4 A 5 A 6 A 7 128× 128 存储矩阵 8位 地址 锁存器 128读出放大器 1/128 列译码 128读出放大器 128× 128 存储矩阵 1/128 行 译码器 1/128 行 译码器 128× 128 存储矩阵 128读出放大器 1/128 列译码 128读出放大器 128× 128 存储矩阵 1/4 I/O 门 V DD V SS 输 出 缓冲器 D OUT
3
第五章：存储器及其接口——典型的半导体芯片举例 DRAM芯片2164
NC D IN D IN D OUT
WE
RAS
A 7
A 0
RAS CAS WE
A 0 A 2 A 1 V DD
1 2 3 4 5 6 7 8
16 15 14 13 12 11 10 9
V SS
CAS D OUT A 6 A 3 A 4 A 5 A 7
××××
0
1
16
第五章：存储器及其接口——典型的半导体芯片举例
• 其它芯片地址范围计算过程同上。#3、#5、#7由#17分析； #4、 #6、#8由#18分析。则可得各芯片地址范围为： • #1：00000H～00FFFH中的偶地址区 • #2：00000H～00FFFH中的奇地址区 • #3：01000H～01FFFH中的偶地址区； • #4：01000H～01FFFH中的奇地址区； • #5：02000H～02FFFH中的偶地址区； • #6：02000H～02FFFH中的奇地址区； • #7：03000H～03FFFH中的偶地址区： • #8：03000H～03FFFH中的奇地址区；