数字集成电路基础学习总结第一章数字电子技术概念1.1 数字电子技术和模拟电子技术的区别模拟信号：在时间上和数值上均作连续变化的电路信号。
数字信号：表示数字量的信号，一般来说数字信号是在两个稳定状态之间作阶跃式变化的信号，它有电位型和脉冲型两种表达形式：用高低不同的电位信号表示数字“1”和“0”是电位型表示法；拥有无脉冲表示数字“1”和“0”是脉冲型表示法。
数字电路包括：脉冲电路、数字逻辑电路。
数字电路的特点：1）小、轻、功耗低2）抗干扰力强3）精度高按电路组成的结构可分立元件电路集成电路数数字电路分类小规模按集成度的大小来分中规模大规模超大规模双极型电路按构成电路的半导体器件来分单极型电路组合逻辑电路按电路有记忆功能来分1.21.3 三极管：是一种三极（发射极E、基极B(发射结、集电结)半导体器件，他有NPN和PNP两种，可工作在截止、放大、饱和三种工作状态。
电流公式：I(E)=I(B)+I(C)放大状态：I(C)=βI(B) 饱和状态：I(C)< βI(B)1.4 数制，两要素基数权二进制，十进制，十六进制之间的转换：二进制转换成十进制：二进制可按权相加法转化成十进制。
十进制转换成二进制：任何十进制数正数的整数部分均可用除2取余法转换成二进制数。
二进制转化成八进制：三位一组分组转换。
二进制转换成十六进制：四位一组分组转换。
八进制转换成十六进制：以二进制为桥梁进行转换。
1.5 码制十进制数的代码表示法常用以下几种：8421BCD码、5421BCD码、余3BCD码。
8421BCD码+0011=5421BCD码第二章逻辑代数基础及基本逻辑门电路2.1 “与”逻辑及“与”门若决定某一时间的所有条件都成立，这个事件就发生，否则这个事件就不发生，这样的逻辑关系成为逻辑与或者逻辑乘。
逻辑与真值表：逻辑功能：有0出0，全1出1. 逻辑式：L=A •B 符号：2.2“或”逻辑及“或”门决定某一事件的条件中只要有一个或一个以上成立，这事件就发生，否则就不发生没这样的逻辑关系称为逻辑或或称为逻辑加。
逻辑或真值表： A B L0 0 00 1 1 1 0 11 1 1逻辑功能：有1出1，全0出0。
逻辑式：L=A+B 符号：2.3 “非”逻辑及“非”门某事件的发生取决于某个条件的否定：即该条件成立，这是件不发生；而该条件不成立，这事件反而会发生，这样的逻辑关系称逻辑“非”。
非逻辑真值表： A L 0 11 02.4 正逻辑：我们规定，高电平（Vh ）为逻辑“1”，低电平（Vl ）为逻辑“0”，这就是正逻辑，负逻辑：反之若规定，高电平（Vh ）为逻辑“0”，低电平（Vl ）为逻辑“1”，从逻辑关系来说也是允许的但这规定与前面的正逻辑的规定真好相反因此将此规定称为负逻辑。
正与门=负或门 正与非门=负或非门2.5 逻辑代数的基本定律和公式交换律 B •A=A •B A+B=B+A结合律 A•(B•C)=(A•B) •C A+(B+C)=（A+B）+C分配律 A•(B+C)=A•B+A•C A+BC=(A+B) •(A+C)0,1律 A•1=A; A•0=0 A+1=1; A+0=A互补律 A•A=0 A+A=1重迭律 A•A=A A+A=A否定律 A =A A =A反演律 A•B = A+ B A+B = A • B吸收律 A+AB=A; A +A B=A+B包含律 AB + A C +BC=AB + A C;(A+B)( A +C)(B+C)=(A+B)( A +C)对偶规则：对于任何一个逻辑函数表达式F，如果把函数F中的“+”换成“•”；“•”换成“+”；“1”换成“0”；“0”换成“1”，并保持原先的优先级（即保持原先的“非”、“与”、“或”的优先顺序），即可得原函数F的对偶式F’函数表达式。
第三章（略）第四章逻辑函数及其化简法4.1 逻辑函数的建立及其表示法逻辑函数最小三要素：与项、全部变量、原反变量。
表示方法：逻辑式逻辑图时序图真值表卡诺图4.2逻辑函数的代数化简标准：与---或式（与项最少，每个项中变量最少）。
1)并项法，2）吸收法，3）消去法，4）取消法，5）配项法4.3 逻辑函数的卡诺图化简法最小项：n个变量x1、x2、~~~xn的最小项是n个因子的乘积，每个变量以他的原变量或反变量在乘积中出现一次，并且只出现一次。
性质：1）只有一个1，2）任意之积为0,3）全部和为1特性：相邻性位置相邻（几何相邻）：共同边界逻辑相邻：两个m(i)只有一个变量不同（上下两行，左右两行相邻）卡诺图化简法步骤：1.把逻辑函数化为最小项表达式。
2.用卡诺图表示逻辑函数：与上述表达式中各最小项对应的各小方块填入1，其余的小方块填0或不填。
3.合并相邻“1”方块（即画包围圈）。
4.将每个包围圈所表示的乘积项逻辑加，可得与或表达式。
注意：1）圈中“1”的个数是2的n次方个，2）同一个“1”可在不同的包围圈中，5）每个新圈至少有一新“1”，4）包围圈越大越好，越少越好，5）不要遗漏任何“1”方块，6）尽量利用无关项。
第五章组合逻辑电路5.1 组合逻辑电路的分析含义：是指已知某一组合电路的逻辑电路图，要分析它具有的功能。
步骤：1）根据逻辑电路图，写出输出变量对应于变量的逻辑函数表达式。
（具体方法：由输入端逐级向后递推，写出每个门输出对应于输入的逻辑关系式，最后一定能推出最终输出对应于输入的逻辑关系式。
）2）列出组合电路真值表。
3）写出逻辑功能说明，便于理解电路的作用。
5.2 组合逻辑电路设计步骤：1）逻辑抽象确定输入、输出 2）填真值表，3）写逻辑式 4）画图，5）状态赋值组装电路，实验调试。
5.3 组合逻辑电路中的竞争冒险检查方法：1）代数法：一个逻辑式在某种条件下式子可化简为：A• A或A+A，则必存在竞争冒险。
2）卡诺图法两个“1”相邻没画在一个圈中，必存在竞争冒险。
5.4 全加器半加器：真值表：A B S C 符号：0 0 0 0 B C0 1 1 0 S=A⊕B1 0 1 0 C=A•B1 1 0 1全加器的真值表： A(i) B(i) C(i-1) S(i) C(i) 符号：0 0 0 0 0 A(i) S(i)0 0 1 1 0 B(i) C(i)0 1 0 1 0 C(i-1)0 1 1 0 1 S(i)=A(i)⊕B(i)⊕C(i)1 0 0 1 0 C(i)=(A(i)⊕B(i))•Ｃ1 0 1 0 1 (ｉ)+ A(i)•B(i)1 1 0 0 11 1 1 1 1５．５ 译码器：译码器是将每一组输入代码以为一个特定数学胡信号，以表示代码原意的组合逻辑电路。
２／４译码器：变量译码器：是指将ｎ位二进制输入变量译成２的ｎ次方个不通输出信号。
７４１３８三八――八线译码器：G1 2 3 A B C码制转换译码器，设计步骤：1）将逻辑式变换成最小项表达式，2）选器件（变量数=代码位数），3）选门电路，连线。
显示译码器： 数字显示器：是用来显示数字、文字或符号的器件，显示方式有：字形重叠式、点矩阵式、分段式。
译码/码动器5.7 编码器：时予以马其逻辑功能相反的数字部件，他是将有特定意义的输入数字信号或文字符号信号，变成相应的若干位二进制代码形式输出的组合逻辑电路。
优先编码器：符号:(1)输入0有效，2）I(0)~I(15)优先级高，3）原码输出，Gs “1”有效5.8 数据选择器：功能相当于单刀多掷开关。
数据比较器：时将两个n 位二进制数A 、B 进行比较，以判别其大小的逻辑电路。
示意图： A(0)SSI:元件集成（门电路） MSI:功能集成 LSI：系统集成7483：超前进位加法器 74147：优先编码器 74148：（8/3）编码器74138：变量译码器（通用译码器） 7442:8421BCD译码器7443：余3码译码器 7448：（译中出1）配共阴显示器7447：（译中出0）配共阳显示器 74151:8/1选择器74150:16/1选择器 74153：双4/1选择器HC85/7485:比较器（两个四位二进制数对比）第六章触发器6.1 基本触发器稳态/现态：无触发信号电路的状态。
次态：来触发信号，是电路状态变化（电路翻转）产生的新状态。
基本触发器，符号：特性方程：Q(n+1)=S+RQ(n)约束条件：R+S=1Rd Sd特点：1）直接置1，直接置0，Rd,Sd.2)电路简单，抗干扰能力差，3）有约束6.2 SR触发器 Q Q 特点：1）RSFF何时翻转取决于cp（cp=1）符号：翻转的状态取决于R、S）有约束）不能实现严格意义上的同步Q Q 特点：1）抗干扰能力最强）特性方程：Q(n+1)=D上升沿有效。
特点：1）主从结构，双拍工作）真正同步）有约束第七章时序逻辑电路7.1 时序逻辑电路：是一种在任一时刻的输出不仅取决于该时刻电路的输入，而且海域电路过去的输入有关的逻辑电路。
与组合电路相比较，时序逻辑电路在结构上有下列两个特点：（1）除有组合逻辑电路外，时序电路中还有由触发器等器件构成的储存电路。
因此具有记忆过去输入信号的能力。
（2）储存电路的状态反馈到输入端，与输入信号共同决定其组合部分的输出。
按输出信号可分为： Moore型Mealy型按电路状态可分为：同步时序电路异步时序电路7.2 时序电路的逻辑分析步骤：1）电路方程：输出方程、驱动方程、状态方程2）填状态方程真值表。
3）画出状态图。
4）评述功能。
7.3 时序电路的设计步骤：1、画状态图和状态表：（1）设置电路状态，（2）各状态间的转换关系，（3）电路输出。
2、状态图化间条件：输入相同且次态相同且输出相同为两个状态可合并为一。
3、状态编码：（1）确定代码的位数，（2）代码分配。
4、求电路方程。
5、画电路图。
7.4 计数器：就是用来计算输入脉冲个数的数字部件。
原理：用电路不同的状态表示脉冲个数。
分类：1、按数制分：二进制计数器、非二进制计数器。
2、按计数增减趋势分：加计数器、减计数器、可逆计数器。
3、按计数脉冲输入方式分：同步计数器、异步计数器。
清0方式：1、同步清0：Cr,cp同时存在异步清0：只需cr2、0清0：cr=0有效1清0：cr=1有效置数方式：1、同步置数：LD、cp同时存在异步置数：只有LD即可2、 0置数：LD=0有效1置数：LD=1有效7.5 寄存器和移位寄存器寄存器功能：（1）数码要存得进，（2）数码要记得住，（3）数码要取得出。
具有移位功能的寄存器成为移位寄存器。
移位寄存器的应用： 4位移位寄存器：状态图：不能自启动特点：1）电路简单，首尾相连组成闭环。
2）移位寄存器几位即几进制。
3）有效状态满足译码规律。
4设计总结：(1)根据移位规律确定有效状态（组成有效循环），（2）求DL （填真值表、卡诺图）第八章 存储器8.1 存储器功能是存放不同程序的操作指令及各种需要计算、处理的数据。