A1 EN EN
A& B EN EN
A& B EN EN
Y
三态非门
Y = A （EN=1 时）
（1 控制有效）
高阻 （EN=0 时）
Y
三态非门 （0 控制有效）
Y=
A （EN= 0 时） 高阻 （EN= 1 时）
Y
三态与非门 （1 控制有效）
Y=
AB （EN=1 时） 高阻 （EN= 0 时）

三态与非门 （0 控制有效）
CMOS
CC74 系列 民品
按工作温度不同分为
Y 相A当B于 C与D 门 A作B用。CD 因为 Y1、Y2 中有低电
平时，Y 为低电平；只有 Y Y1、Y2 均为高电平时，Y
才为高电平，故 Y = Y1 ·Y2。
注意
只有 OC 门才能实现线与。普通 TTL 门输出端不能并联，否则可能损坏器件。
EXIT
(3)实现电平转换
TTL 与非门有时需要驱动其他种类门电路，而不 同种类门电路的高低电平标准不一样。应用 OC 门就 可以适应负载门对电平的要求。
+5 V
VDD
RLL
OC 门的 UOL 0.3V，UOH VDD，正好 符合 CMOS 电路 UIH VDD，UIL 0的要求。
TTL
CMOS
OC门可以直接接较大电流的负载，如继电器、指示灯、发光二 极管等。普通TTL 与非门不允许直接驱动电压高于5V的负载，否 则将被损坏。
EXIT
(二)三态输出门
DI
1
EN
EN
总线 D I / DO
1
DO
EN
G2
请你分析该电路如何实现双向总线传输？
EXIT
3. TTL 集成逻辑门的使用要点
(1)电源电压用 + 5 V， 74 系列应满足 5 V 5% 。
(2)输出端的连接
普通 TTL 门输出端不允许直接并联使用。 三态输出门的输出端可并联使用，但同一时刻只能有 一个门工作，其他门输出处于高阻状态。 集电极开路门输出端可并联使用，但公共输出端和 电源 VCC 之间应接负载电阻 RL。 输出端不允许直接接电源 VCC 或直接接地。 输出电流应小于产品手册上规定的最大值。
CT74LS00管脚图和实物图
该集成块中有 四个独立的与 非门，每个门 的输入端为2 个，所以称为
四-二输入
注意！在实际使用中，必 须注意管脚的排列！
EXIT
二、其他功能的 TTL 门电路
(一)集电极开路与非门
1. 电路、逻辑符号和工作原理
功能
或的，非常T门T用和L的异与有或非即集门门O电等的pe极。上n 开c它述ol路们特lec与都性to非是对r g门在这辑式at、与V也些e功为，C三非可门可O简能态门不Y电以C称，使门基等路门等AO用其、础于大于B具C时或上逻多VCV门有需C发非适C辑C。C与外门展用。表接非出、。达来与逻 上拉电阻 RL
OC门
EXIT
(二)TTL 与非门的工作原理
输入端有一个或数个为低电平时，输出高电平。 输入均为高电平时，输出低电平
即有0出1 ，全1出0
注意
TTL 电路输入端悬 空时相当于输入高电平。
EXIT
2. 应用 (1) 实现线与
两个或多个 OC 门的输出端直接相连， 相当于将这些输出信号相与，称为线与。
EXIT
[例] 欲用下列电路实现非运算，试改错。 (ROFF 700 ，RON 2.1 k)
EXIT
解：
Y=1
OC 门输出
端需外接 Y = 0 上拉电阻
RC
5.1kΩ
RI > RON ，相应输入 RI < ROFF ，相应
端为高电平。
输入端为低电平。
510Ω
EXIT
小结
•TTL门电路（与非门） •其他功能的TTL门电路 O C门：集电极开路门
1. 电路、逻辑符号和工作原理 三态门的输出有0、1、高阻三种状态，故称三态门。
当出现高阻状态时，门电路的输出阻抗很大，使得输入 和输出之间呈现开路状态。
当 EN = 0 时，Y = AB， 三态门处于工作态；
当 EN = 1 时，三态门输出呈 EN 称使能信号或控制信号， 现高阻态，又称禁止态。 A、B 称数据信号。
注意：使用时， OC门公共输出端和电源 VCC 间接上拉电阻
三态门：输出0，输出1，输出高阻
注意：三态门输出端可并联使用，但同一时刻只能有一个 门工作，其他门输出处于高阻状态。
•TTL门电路的使用注意事项
EXIT
三、CMOS 数字集成电路应用要点
(一)CMOS 数字集成电路系列
CMOS4000 系列
功耗极低、抗干扰能力强； 电源电压范围宽 VDD = 3 ~ 15 V； 工作频率低，fmax = 5 MHz；
驱动能力差。
高速CMOS 系列 (又称 HCMOS 系列)
功耗极低、抗干扰能力强；电 源电压范围 VDD = 2 ~ 6 V； 工作频率高，fmax = 50 MHz； 驱动能力强。
EXIT
Y=
AB （EN=0 时） 高阻 （EN= 1 时）
EXIT
2. 三态门的应用
三态门在计算机总线结构中有着广泛的应用。 同一条线上分时传送数
（a）组成单向总线——实现信号的分时单向传送。 据，其连线方式称为 “总线结构”。
总线
A1 B1 EN1
A2 B2 EN2
A3 B3 EN3
△ △ △
& G1 EN
& G2 EN
& G3 EN
EN1
EN2
EN3
总线传递
1
0
0
G1路数据
0
1
0
G2路数据
0
0
1
G4路数据
说明：任何时刻 EN1、EN2、EN3 中只 能有一个为有效电平，使相应三态门工作，
而其他三态输出门处于高阻状态，从而实现
了总线的复用。
EXIT
（b）组成双向总线，实现信号的分时双向传送。
△ △
G1
只有当使能信号 EN = 0 时才允许三态 门工作，故称 EN 低电平有效。
EXIT
使能端的两种控制方式
使能端低电平有效
使能端高电平有效
功能表
EN Y 0 AB 1Z
EN
功能表 EN Y 1 AB 0Z
EN 即 Enable
EXIT
3、常用三态门的图形符号和输出逻辑表达式
逻辑符号
名称
输出表达式
A1 EN EN
EXIT
4. 多余输入端的处理 与门和与非门的多余输入端接逻辑 1 或者与有用输入端并接。
接 VCC
通过 1 ~ 10 k 电阻接 VCC
与有用输入端并接
TTL 电路输入端悬空时相当于输入高电平， 做实验时与门和与非门等的多余输入端可悬空， 但使用中多余输入端一般不悬空，以防止干扰。
EXIT
或门和或非门的多余输入端接逻辑 0 或者与有用输入端并接