1
2
3
4
5
VCC
VCC
VCC
4 1
8
U1
D
R1
U1
48K
RESET VCC
2
TRIG DISCHG
7
TH OLD
6
GN D
9 2 1 7 10 3
4 5 6
LD
CLK
CLR CO
PE
TE
P1
Q1
P2
Q2
P3
Q3
P4
பைடு நூலகம்
Q4
15
14 13 12 11
U2
4 5 3 7
1 2 6
BI/RBO a
RBI
b
LT
14 13 12 11
VCC
U8
4 5 3 7 1 2 6
BI/RBO a
RBI
b
LT
c
A
d
B
e
C
f
D
g
13 12 11 10 9 15 14
74F160A
74LS48
U3A
U4 A
1
3
1
3
2
2
74F00
B
74F00
VCC GN D
U9
9 2 1 7 10 3 4 5 6
LD
CLK
CLR CO
PE
TE
三、 设计计划
课程设计共计 1 周内完成。具体的安排过程为： 第一天：搜集资料，确定研究内容； 第二天：方案分析、比较； 第三天：编程设计； 第四天：整理图表； 第五天：整理设计说明书。
四、 设计要求
1、系统方案设计 2、系统软件部分设计，上机模拟运行。 3、撰写设计说明书
指 导 教师：王炎
教研室主任：刘宏志
8
4 附录
序号 1 2 3 4 5 6 7 8 9 10
数字钟课程设计
表 4-1 所需器件图
名称 译码器 七段显示器 石英晶体 集成块 集成块 电阻电容 电容 触发器 电阻 面包板
规格 74LS48 LG5011AH CB555 74LS160 74LS00 10μf 0.01μf RS 触发器 48KΩ
b
a
c dfgb
e fed c
g
AMBERCA
DS6
1 2 3 4 5
a
b
a
c dfgb
e
6 7
fed c g
AMBERCA
A
Titl e
Size
Nu mber
Revision
A3
Da te: File :
30- Jun-2009
Sheet of
C:\Documents and Settings\Administrator\桌面D\rjaowa wn \BMyy: Design.ddb
Q3
P4
Q4
15
14 13 12 11
VCC
74LS48
U1 2
4 5 3 7 1
2 6
BI/RBO a
RBI
b
LT
c
A
d
B
e
C
f
D
g
13 12 11 10 9
15 14
74F160A
74LS48
A
U5 A
1
3
2
74F00
1
2
3
4
5
图 3-1 电路原理图
6
7
DS1
1 2 3 4
5
a
b
a
c dfgb
e
2.2.2 十进制计数器 74LS160
当置数端为低电平，清零端为高电平时，电路工作在预置数状态；
7
数字钟课程设计
当置数端及清零端均为高电平而 ER＝0，ET＝1 时，电路工作在保持状态； 当置数端及清零端为高电平而且 ER＝ET＝0 时，电路工作在计数状态。
3 完整的电路图及工作原理
3.1 完整的电路
数字钟课程设计
自动化仪表 CAD 设计
题目： 基于单片机的电子钟课程设计
院（系、部）：
班
级：
姓
名：
学
号：
指 导 教 师：
电控学院 测控 06-1 班 李姣 0605070109
王炎
数字钟课程设计
课程设计任务书
一、 设计题目 数字钟课程设计
二、 设计任务
能够自主地进行科技文献检索，进行调研、方案设计、计算机模拟运行、方案综合分 析与评述等。掌握自动化仪表 CAD (Protel 等)的设计方法，结合其他课程相关内容，设计 一个完整的系统的完整硬件电路（软件编程不要求），能够运用 Protel 进行系统电路图设计 等，提高计算机技术综合应用的能力。
定时器采用 555 定时器，它是一种数字、模拟混合型的中规模集成电路，应用十分广 泛。它是一种产生时间延迟和多种脉冲信号的电路，由于内部电压标准使用了三个 5K 电 阻，故取名 555 电路。其电路类型有双极性 CMOS 型两大类，二者的结构和工作原理类似。 二者的逻辑功能和引脚排列完全相同，易于互换。该信号将作为“分计数器”的时钟脉冲。 “分计数器”也采用 60 进制计数器，每累计 60 分钟，发出一个“时脉冲”信号，该信号 将被送到“时计数器” 。“时计数器”采用 24 进制计时器，可实现对一天 24 小时的累计。 译码显示电路将将“时” 、“分” 、“秒”计数器的输出状态送到七段显示译码器译码， 通过七位七段显示器显示出来。
P1
Q1
P2
Q2
P3
Q3
P4
Q4
15
14 13 12 11
VCC
U1 0
4 5 3 7 1 2 6
BI/RBO a
RBI
b
LT
c
A
d
B
e
C
f
D
g
13 12 11 10 9 15 14
VCC GN D
74F160A
U11
9 2 1 7 10 3 4
5 6
LD
CLK
CLR CO
PE
TE
P1
Q1
P2
Q2
P3
6 7
fed c g
AMBERCA
DS2
1 2
a b
3c
a
4 5
dfgb e
6 7
fed c g
AMBERCA
8 D
DS3
1 2
a b
3c
a
C
4 5
dfgb e
6 7
fed c g
AMBERCA
DS4
1a
2 3 4 5 6 7
b
a
c dfgb
e fed c g
AMBERCA
B
DS5
1a
2 3 4 5 6 7
时
间：2009 年 6 月 20 日
2
数字钟课程设计
辽宁工程技术大学
课程设计成绩评定表
学期
2008-2009(2)
姓名
李姣
专 业 测控技术与仪器 班 级 测控 06-1
课程名称
基于单片机的电子钟课程设计
论文题目
数字钟课程设计
评定指标
分值
得分
知识创新性
20
评
理论正确性
20
内容难易性
15
定
结合实际性
10
2 系统的分析与设计
2.1 数字钟的组成框图
6
数字钟课程设计
器数
器数
器数
器数
器数
器数
码
码
码
码
码
码
显
显
显
显
显
显
示
示
示
示
示
示
驱动器
驱动器
驱动器
驱动器
驱动器
驱动器
二十四进制 时计数器
六十进制分 计数器
六十进制秒 计数器
图 2-1 数字钟组成框图
CB555 定 时
器
2.2 器件选择 2.2.1 CB555 定时器
VCC
U4
4
5 3 7 1 2 6
BI/RBO a
RBI
b
LT
c
A
d
B
e
C
f
D
g
13
12 11 10 9 15 14
GN D
74F160A
74LS48
U1 A
1
3
2
74F00
U2A
1
3
2
74F00
VCC
U5
VCC
C
GND
9 2 1 7
10 3 4 5 6
LD
CLK
CLR CO
PE
TE
P1
Q1
P2
Q2
关键词：计时装置 计时周期 计数器 译码显示
4
数字钟课程设计
文献综述
555 定时器是模拟电路与数字电路结合的典范。 555 定时器成本低，性能可靠，只需要外接几个电阻、电容，就可以实现多谐振荡器、 单稳态触发器及施密特触发器等脉冲产生与变换电路。它也常作为定时器广泛应用于仪器 仪表、家用电器、电子测量及自动控制等方面。 555 定时器的功能主要由两个比较器决定。两个比较器的输出电压控制 RS 触发器和 放电管的状态。在电源与地之间加上电压，当 5 脚悬空时，则电压比较器 A1 的反相输 入端的电压为 2VCC /3，A2 的同相输入端的电压为 VCC /3。若触发输入端 TR 的电压小 于 VCC /3，则比较器 A2 的输出为 1，可使 RS 触发器置 1，使输出端 OUT=1。如果阈 值输入端 TH 的电压大于 2VCC/3，同时 TR 端的电压大于 VCC /3，则 A1 的输出为 1， A2 的输出为 0，可将 RS 触发器置 0，使输出为 0 电平。 数字钟是一种用数字电路技术实现时、分、秒计时的装置，与机械式时钟相比具有更 高的准确性和直观性，且无机械装置，具有更长的使用寿命，已得到广泛的使用。数字钟 的设计方法有许多种,例如,可用中小规模集成电路组成电子钟；也可以利用专用的电子钟 芯片配以显示电路及其所需要的外围电路组成电子钟；还可以利用单片机来实现电子钟等 等。这些方法都各有其特点，其中利用单片机实现的电子钟具有编程灵活，并便于功能的 扩展。