基本门电路的选通测试电路
（1）按图1-7所示连接实验线路。 （2）当B＝0和B＝1时，在双踪示波器上观察数据输出端和 数据输入端的波形，并以同一标尺画出输入和输出的波形。
（3）其它门电路选通门的实现，重复实验步骤（2），并画出波 形图。
1.3集成逻辑门电压传输特性测试
电压传输特性是指输出电压跟随输入电压变化的关系曲线， 即Uo=f（Ui）函数关系。它是门电路的重要特性之一。它 可以用下图所示的曲线表示。通过它可以知道与非门的一 些重要参数。
1.用两片74LS138构成一个4线—16线译码器。
改变地址端的状态，观察并记录输出状态,列出真值 表检 查 电路设计是否正确。
2.用74LS138译码器和门电路构成一位全加器 电路。
改变地址端的状态，观察并记录输出状态，列出真值 表检查 电路设计是否正确。
2. 测试4—16译码器功能并设计电路
74LS154 为 4—16线全译码器，其引脚图如下图所示 ABCD：地址输入端；Q0~~Q15：输出端；G1G2：低电 平有效的选通输入端。
数字电子技术实验
多媒体 CAI 课件
目 录
实验一 实验二 实验三 实验四 实验五 实验六 实验七 实验八 基本逻辑门功能及参数测试 组合逻辑电路设计 中规模组合器件及应用 触发器 计数器及应用 移位寄存器 555集成定时器及应用 综合应用实验
实验仪器
HH1713双路直流稳压电源
M92A 数字万用表
电压传输特性的测试电路
按下图接线，调节电位器RW，使从0V向高电平变化， 逐点测试和的对应值，记入下表中。
Ui/V Uo/V Ui/V Uo/V
0
0.2
0.4
0.6
0.7
0.75
0.8
0.85
0.9
1.0
1.1
1.2
1.3
1.4
1.5
1.6
1.7
1.8
1.9
2.0
实验二
组合逻辑电路设计
2.1简单组合逻辑电路的设计及功能测试 2.2全加器电路设计及功能测试
3.掌握TTL电路主要参数、特性的意义 4.测试与非门的电压传输特性
实验仪器及器件
数字万用表 双踪示波器 集成器件 74LS00 74LS04 74LS08 74LS32 74LS86 74LS20 DT9205 DOS-622
数字逻辑实验箱 DCL—1
实验内容
1.测试基本运算门电路逻辑功能
74LS08为2输入四与门 ,下图为其引脚排列图及真值表。
2.1简单组合逻辑电路的设计及功能测试
实验目的
1.了解组合逻辑电路设计的步骤
2.简单组合逻辑电路（三变量表决器）设计及测试 3.练习设计简单的组合逻辑电路
实验器材与仪器
多功能电子线路实验箱 双踪示波器 数字器件:
74LS00
74LS86
74LS08
74LS20
实验内容
2.1简单组合逻辑电路的设计及功能测试
BC 00 00 01 11 10 01
DA 11 10
1 1 1 1 1
C 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 Z 0 0 0 0 0 0 0 1 0 0 0 1 0 1 1 1
组合逻辑电路设计及功能测试（续）
Z=ABC+BCD+ACD+ABD= ABC BCD ACD ABD
DOS622B 双踪 示波 器
多功 能电 子线 路实 验箱
DCL―I型数字电路实验箱
实验一 基本逻辑门功能 及参数测试
1.1测试基本运算门电路逻辑功能 1.2基本门电路选通功能测试 1.3集成逻辑门电压传输特性测试
1.1 基本运算门电路功能介绍
实验目的
1.验证基本逻辑门的基本逻辑功能
2.研究用基本逻辑门选通数字信号的方法
输入 A0
0 0 0 0 1 1 1 1
输出 Cn-1
0 1 0 1 0 1 0 1
B0
0 0 1 1 0 0 1 1
Sn
Cn
三位加法电路的测试
连接电路图如下图所示。按下表所示改变全加器输入端 （接逻辑开关）的输入状态即加数和被加数，输出端接电 平指示器，记录相加结果。
加数
A2 A1 A0
被加数
B2 B1 B0 C2
1
1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1
1
1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1
74LS154功能测试与应用
1.用实验箱按功能表逐项测试74LS154的逻辑功 能.
2.用74LS154实现下列函数:
F1 ABC ACD BCD AD F2 AD BC CD
1
1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1
1
1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1
1
1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1
1
1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1
1
1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1
★根据逻辑函数表达式及选用的逻辑器件画出逻 辑电路图。
组合逻辑电路设计及功能测试
（1）用“与非”门设计一个表决电路。当4个输入端中有3个或4 个为“1”时，输出端才为“1”。 设计步骤：a.根据题意列出如下表所示的真值表，再填入卡诺图。
D 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 A 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1
V CC 16
Y0 Y1 Y2
Y3
Y4 Y5
Y6
9
74LS138
1 8
A0
A1
A2
S2
S3
S1
Y7
GND
74LS138功能表
输入
S1 1 1 1 1 1 1 S2+S3 0 0 0 0 0 0 A2 0 0 0 0 1 1 A1 0 0 1 1 0 0 A0 0 1 0 1 0 1 Y0 0 1 1 1 1 1 Y1 1 0 1 1 1 1 Y2 1 1 0 1 1 1
实验器材与仪器
多功能电子线路实验箱 双踪示波器 数字器件: 74LS138 74LS154 74LS248,74LS42,BS201,74LS20
实验内容
1.测试 3—8译码器的逻辑功能并设计电路
74LS138为3—8译码器 ,下图为其引脚排列图。其中 A2A1A0 为地址端，Y0~Y7为译码输出端，S1 S2 S3为使能端.
结果
S2 S1 S0
0
0 1 1
1
1 0 1
1
1 1 1
0
1 1 0
1
0 1 1
1
0 0 0
实验三 MSI组合器件及其应用
3.1 变量译码器逻辑功能测试及应用 3.2 字段译码器逻辑功能测试及应用
3.3 数据选择器逻辑功能测试及应用
3.1变量译码器逻辑功能测试及应用
实验目的
1.掌握译码器的逻辑功能 2.掌握常用集成译码器的使用方法 3.熟悉常用译码器的典型应用
Vcc A B C D G2 G1 Q15 Q14 Q13 Q12 Q11
24
13
74LS154
1
Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 Q8 Q9
12
Q10 地
74LS154功能表
输入 G1 G2 D C B A Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 输出 Q8 Q9 Q10 Q11 Q12 Q13 Q14 Q15
1 1
74LS138逻辑功能测试
8个输出端Y0~Y7依次连接在逻辑电平显示器的8个输 入口上拨动逻辑电平按功能表逐项测试
V CC 16
Y0 Y1 Y2
Y3
Y4 Y5
Y6
9
74LS138
1 8
A0
A1
A2
S2
S3
S1
Y7
GND
S1S2S3及地址端A2A1A0接逻 辑电平开关输出口
74LS138应用电路设计
c.根据逻辑表达式画出用“与非门”构造的逻辑电路，如下 图 （2）用实验验证逻辑功能：在实 验装置的适当位置选定3个14P插 座，按照集成芯片定位标记插好 集成块。按其真值表要求，逐次 改变输入变量，测量相应的输出 值，验证逻辑功能，测试所设计 的逻辑电路是否符合要求。
b.由卡诺图得出逻辑表达式，并演化成“与非”的形式， 即
基本门电路选通使用
★异或门不作为独立单元，它的输出呈原码还是反
码取决于选通(控制)输入端的信号，因此在数字运算 电路中是一个非常有用的原／反码电路。
★一个门电路的控制输入端可以是一个，也可以有
多个。下图给出了一个具有两个控制输入端的门电路 及其控制真值表。
控制输入端 B 0 0 1 1 C 0 1 0 1 输出 Y A A 1 0
设 计 流 程
★逻辑抽象:既将文字描述的逻辑命题转换成真值 表。首先要分析逻辑命题，确定输入、输出变 量；然后用二值逻辑的0、1两种状态分别对输 入、输出变量进行逻辑赋值，即确定0、1的具 体含义；最后根据输出与输入之间的逻辑关系 列出真值表。
★写出逻辑表达式：根据真值表列出逻辑表达式, 并进行化简。化简过程中注意“最小化”电路 不一定是“最佳化”电路，要从实际出发，根 据现有的逻辑集成电路进行化简。
3. 4－10线译码器功能测试及应用
74LS42是４－１０ 线译码器，又称 二 — 十进制译码 器或码制变换器。 其引脚图如右图所 示。