逐次逼近寄存器型ADC设计报告组员（学号）：刘秀春20083511贾明20083431李强20083444王紫彤20083526专业（年级）：集成电路设计2008级课程名称：数模混合集成电路设计提交日期：2011年12月22日一、组员分工：序 号 组 员承 担 工 作1 刘秀春 比较器、SAR （设计，仿真，电路图，版图）2 贾明 采样保持电路、时钟（设计，仿真，电路图，版图）3 李强 DAC （设计，仿真，电路图，版图）4王紫彤MOS 开关、运算放大电路（设计，仿真，电路图，版图）二、项目设计要求：设计一个12bit 逐次逼近寄存器型模数转换器SAR ADC三、项目参数要求：分 辨 率 12bit 采样频率 100KHz 功 耗 < 2mW 电源电压 2.5V 面 积 < 3mm 2 工作温度 0~80℃ 工艺技术0.25um四、项目设计内容：1. 逐次逼近寄存器型模数转换器（SAR ADC ）整体结构：2. 逐次逼近寄存器型模数转换器（SAR ADC ）的特点及应用： 特点：中级转换速度，低功耗，高精度，小尺寸Analog InS/HDAC SAR LOGICV DACV COMPVinSAR REGISTERCOMPARE图1 逐次逼近寄存器型模数转换器工作原理框图应用：便携式仪表、笔输入量化器，工业控制和数据/信号采集器等3. 逐次逼近寄存器型模数转换器（SAR ADC）工作原理：SAR ADC其基本结构如图1所示，包括采样保持电路(S/H)、比较器(COMPARE)、数/模转换器(DAC)、逐次逼近寄存器(SAR REGISTER)和逻辑控制单元(SAR LOGIC)。

模拟输入电压V IN由采样保持电路采样并保持，为实现二进制搜索算法，首先由SAR LOGIC控制N位寄存器设置在中间刻度，即令最高有效位MSB为“1”电平而其余位均为“0”电平，此时数字模拟转换器DAC输出电压V DAC为0.5V REF，其中V REF为提供给ADC的基准电压。

由比较器对V IN和V DAC进行比较，若V IN>V DAC，则比较器输出“1”电平，N位寄存器的MSB保持“1”电平；反之，若V IN<V DAC，则比较器输出“0”电平，N位寄存器的MSB 被置为“0”电平。

一次比较结束后，MSB被置为相应的电平，同时逻辑控制单元移至次高位并将其置“1”，其余位置“0”，进行下一次比较，直至最低有效位LSB比较完毕。

整个过程结束，即完成了一次模拟量到数字量的转换，N位转换结果存储在寄存器内，并由此最终输出所转化模拟量的数字码。

4. 逐次逼近寄存器型模数转换器（SAR ADC）各子模块设计：子模块1：比较器（COMPARE）（1）电路结构：图中所示的是两级运放比较器，左端的恒流源电路时产生一个40uA 的电流，然后通过电流镜镜像到比较器的内部，经M6、M7组成的第二级运放输出比较结果。

（2）工作原理：电路结果：经比较器比较后，当Vg1>Vg2时，比较值为0，就会生成一个比刚才小一点的电压继续比较。

当Vg1<Vg2时，那么比较值为1，就会生成一个高一点的电压比较器电路是将一个模拟信号与另一个模拟信号进行比较，根据比较结果输出一个二进制信号，来达到逐次逼近的目的，实际上，比较器完成的是模数转换中量化的过程，可见比较器的优劣直接影响着模数转换器的性能。

（3）参数设定：利用sweep语句对m8管进行扫描，其他的管子参数值固定。

从功能图中可以看到管子的尺寸影响不大，在精度仿真图第二个标尺所对应的曲线精度满足设计要求而且管子尺寸相对较小，即w=2u,所以经过扫描后各管子尺寸如表所示。

器件名称参数值器件名称参数值m1 w=3u l=1u m5 w=8u l=1um2 w=3u l=1u m6 w=60u l=1um3 w=14u l=1u m7 w=10u l=1um4 w=14u l=1u m8 w=2u l=1uc 30ff m9 w=8u l=1uibias 40uA(4) 仿真网表：a响应仿真.lib 'mix025_1.l' tt Vdd vdd 0 2.5vVg1 g1 0 1vVg2 g2 0 PULSE (0 2.5 0 1n 1n 0.2u 0.4u) m1 d1 g1 s1 0 nch w=3u l=1u m2 d2 g2 s1 0 nch w=3u l=1um3 d1 d1 vdd vdd pch w=14u l=1u m4 d2 d1 vdd vdd pch w=14u l=1u m5 s1 g5 0 0 nch w=8u l=1um6 d6 d2 vdd vdd pch w=60u l=1u m7 d6 g5 0 0 nch w=10u l=1u m8 g5 g5 0 0 nch w=2u l=1u ibias vdd g5 40uA c d2 0 30ff .tran 1n 1u.print tran v(d6) v(g2,g1) .endb 、功能仿真.lib 'mix025_1.l' tt Vdd vdd 0 2.5vVg1 g1 0 pwl 0 1.25v 1us 2.0v 2.3us 2.2v 4.5us 1.2v 5us 1.8vVg2 g2 0 sin 1.25 1.25 1500k m1 d1 g1 s1 0 nch w=3u l=1u m2 d2 g2 s1 0 nch w=3u l=1um3 d1 d1 vdd vdd pch w=14u l=1u m4 d2 d1 vdd vdd pch w=14u l=1u m5 s1 g5 0 0 nch w=8u l=1um6 d6 d2 vdd vdd pch w=60u l=1u m7 d6 g5 0 0 nch w=10u l=1u m8 g5 g5 0 0 nch w=2u l=1u ibias vdd g5 40uA c d2 0 30ff .tran 1n 10u.print tran v(d6) v(g2) v(g1) .endc 、精度仿真.lib 'mix025_1.l' tt Vdd vdd 0 2.5v Vg1 g1 0 1vVg2 g2 0 pwl 0 0.9994v 10u 1.001v m1 d1 g1 s1 0 nch w=3u l=1u m2 d2 g2 s1 0 nch w=3u l=1um3 d1 d1 vdd vdd pch w=14u l=1u m4 d2 d1 vdd vdd pch w=14u l=1u m5 s1 g5 0 0 nch w=8u l=1u m6 d6 d2 vdd vdd pch w=60u l=1u m7 d6 g5 0 0 nch w=10u l=1u m8 g5 g5 0 0 nch w=2u l=1u ibias vdd g5 40uA c d2 0 30ff .tran 1n 10u.print tran v(d6) v(g2) v(g1) .end(5) 仿真结果： a、响应仿真图中上面的方波为输出out,下面的方波为输入vg2与输入vg1之差。

根据图计算得tPLH=1.74n tPHL=15.76n ,由公式tp=tPLH+tPHL/2计算响应延时tp=8.25n。

b、功能仿真图中方波为输出out ，正弦波为输入vg2, 第三条曲线为输入vg1。

当vg2>vg1时输出out 为高电平，当vg2<vg1时输出out为低电平，测试信号范围为0V~2.5V。

c、精度仿真图中第一条曲线为输出out , 第二条曲线为输入vg2 , 第三条曲线为输入vg1。

精度设计指标值为不大于0.6mv，在图中第二个标尺为测量位置，精度可达到0.5mv,满足设计要求。

(6) 版图：版图的总面积约为49.86u m×90.54um=4514.3um2子模块2：采样保持电路(S/H)（1）电路结构：（2）工作原理当K为低电平时传输门导通，输入信号in经传输门向电容C1充电，忽略运算放大器的输入电流时，充电结束后V out=-Vin，此时电容上的电压也等于Vout，这样就对输入信号进行了采样；。

当K为高电平时传输门关闭，由于C1上的电压在一段是假内保持不变，所以Vout保持不变，从而采样进来的信号保持了下来。

（3）参数设定：见参考文献[5]器件名称 参数值 器件名称 参数值m1 w=15u l=1u m7 w=15u l=1u m2 w=3u l=1u m8 w=3u l=1u m3 w=15u l=1u m9 w=15u l=1u m4 w=3u l=1u m10 w=3u l=1u m5 w=4.5u l=1u m11 w=94u l=1u m6 w=4.5u l=1u m12 w=14u l=1u C1 1pf C2 3pf C3 3pfi130uA(4)仿真网表：*SH.lib'mix025_1.l'ttvin in gnd sin 1.25v 1.25v 95kVk k gnd PULSE (2.5 0 0 0.1n 0.1n 1u 10u) C1 2 gnd 1pF C2 8 out 3pF C3 out gnd 3pF i1 vdd 5 30uA vdd vdd gnd 2.5m1 3 k vdd vdd pch L=1u W=15u m2 3 k gnd gnd nch L=1u W=3u m3 2 k in vdd pch L=1u W=15u m4 2 3 in gnd nch L=1u W=3u m5 5 5 gnd gnd nch L=1u W=4.5u m6 6 5 gnd gnd nch L=1u W=4.5u m7 7 7 vdd vdd pch L=1u W=15u m8 7 out 6 gnd nch L=1u W=3u m9 8 7 vdd vdd pch L=1u W=15u m10 8 2 6 gnd nch L=1u W=3um11 out 8 vdd vdd pch L=1u W=94u m12 out 5 gnd gnd nch L=1u W=14u .tran 10ns 40us 10ns .print v(in) v(k) v(out) .end（5）仿真结果：第一次采样范围为1.26V~1.99V ，保持值为1.99V ,第二次采样范围为0.97V~1.62V,保持值为1.62V 。

第一条曲线为输出out,第二条曲线为K 的输入信号，第三条曲线为输入采样信号。

当K 为低电平时传输门导通，对输入信号进行采样；当K 为高电平时传输门关闭，对采样进来的信号进行保持。